-
- Теперь понятно стало. А какова самая медленная частота его работы? В руководстве написано "< 200 кГц", а насколько меньше? - Ксения(09.04.2011 19:57)
- По UG Figure 26-1. SD16_A Block Diagram и Figure 27-1. Block Diagram of the SD24_A можно увидеть, что можно тактировать даже от VLO. Вот только емкости семплирования аналоговых входов в зависимости от тактовой не перестраиваются - только от выбора Vit(71 знак., 09.04.2011 20:17)
- Ничего не поняла... Ну, а с частотой 50 Гц он может оцифровывать, как обычные АЦП, подавляя при этом сетевую помеху? Ксения(150 знак., 09.04.2011 21:23 - 21:26)
- По UG Figure 26-1. SD16_A Block Diagram и Figure 27-1. Block Diagram of the SD24_A можно увидеть, что можно тактировать даже от VLO. Вот только емкости семплирования аналоговых входов в зависимости от тактовой не перестраиваются - только от выбора Vit(71 знак., 09.04.2011 20:17)
- Теперь понятно стало. А какова самая медленная частота его работы? В руководстве написано "< 200 кГц", а насколько меньше? - Ксения(09.04.2011 19:57)