caxapa.ru :: Коллеги, подскажите как правильно подключить 8-битную SRAM (2 шт) к FSMC STM32F2xx/STM32F4xx? Даташиты разучился внятно курить.

Argon (08.12.2011 14:16, просмотров: 15613)

Коллеги, подскажите как правильно подключить 8-битную SRAM (2 шт) к FSMC STM32F2xx/STM32F4xx? Даташиты разучился внятно курить. Вот это: FSMC_NOE -> OE1+OE2 FSMC_NWE -> WE1+WE2 FSMC_NE1 -> CE1 FSMC_NE2 -> CE2 правильно? Нужны ли мне FSMC_NBL0 и FSMC_NBL1? Помнится, в проекте на LPC2214 один из аналогичных (BLSx) использовался вместо WE. Но в том случае в сети было полно примеров и словесных пояснений, что и помогло быстро вникнуть. С STM32 что-то нема. Спасибо!

Ответить

- А в курсе кто-либо, в каком состоянии находятся шины адреса и данных вне транзакций? По идее ША - всегда выход, а ШД - в HiZ. Однако подтверждения в документах не вижу. А надо бы учесть во избежание коллизий с другим "мастером". Argon(82 знак., 13.12.2011 09:55)
  - Можно будет проверить на макете. Если не Hi-Z, то в программе переключать режим порта. Т.е. изменения в схемотехнике не нужны. - SciFi(13.12.2011 10:54)
    - нету макета, хочется сразу чистовой вариант ) Argon(253 знак., 13.12.2011 11:12)
      - структурку набросайте - Mahagam(13.12.2011 12:53)
        
        уже! Argon(13.12.2011 13:15)
        
        не мое дело конечно, но к SRAM вы собираетесь обращаться в 16ти разрядном режиме? Только так stm заюзает d8-d15, и вы получите доступ ко второй sram. Если так, то надо юзать NBL0-1, а не NCE1-2. Если же используете 8разрядный режим то d8-d15 Mikla(68 знак., 13.12.2011 13:33 - 13:45)
        
        сорри, я не сказал - перетерли с коллегами и решили использовать 16-разрядную ШД, без возможности побайтового доступа. Вроде, NBLx в этом случае не нужны. Argon(86 знак., 13.12.2011 13:47 - 13:55)
        
        словами? ужыс. что хранить в памяти собрались? - Mahagam(13.12.2011 14:15)
        
        а что, 16 бит разве много? пока не знаю, что хранить, программист велел иметь все 16! - Argon(13.12.2011 14:39)
        
        Побайтовый доступ нужен, например, для применения библиотечных ф-ций (memset, memcpy, sprintf). Так что пусть программист проконтролирует, чтобы не напороться на геморрой. - SciFi(13.12.2011 16:12)
        
        спасибо! - Argon(13.12.2011 16:19)
        
        отмена байтового доступа - это будет в некотором роде жесть. хотя всё зависит от того что там хранить. - Mahagam(13.12.2011 15:55)
      - Лишние ноги у ПЛИС есть? Может быть разнести шины МК-ПЛИС и ПЛИС-ОЗУ, чтобы не было конфликтов. - vmp(13.12.2011 11:46)
        
        неа, сильная нехватка ног - Argon(13.12.2011 12:23)
        
        Скорость доступа от МК к ОЗУ большая нужна? А то ведь можно ПЛИС на SPI повесить. - vmp(13.12.2011 14:25)
        
        доступ к SRAM через SPI? нее, в данном случае это по скорости не вариант. - Argon(13.12.2011 14:42)
- В FSMC main features сказано "8- or 16-bit wide databus" и "Translation of 32-bit wide AHB transactions into consecutive 16-bit or 8-bit accesses to external 16-bit or 8-bit devices". Argon(173 знак., 08.12.2011 17:39 - 17:42)
  - Очевидно, 8-битная шина данных не поддерживается. Но т.к. есть 2 шт. SRAM, то их можно посадить на 16-битную шину: одну на D0..7, а другую - на D8..15. - SciFi(08.12.2011 17:48)
    - я уж сделал другой вывод... рискну все-таки не использовать 16-битную шину. - Argon(08.12.2011 17:52)
      - А смысл? 16 бит шина по сути в два раза быстрее, и (хотя я тут не уверен, не разбирался) лишние 8 ног процессора вы всё равно не сможете использовать, если включили FSMC. - Ralex(08.12.2011 19:37)
        
        не смогу? оппа, сурприз... - Argon(08.12.2011 20:02)
        
        Сможете, без проблем - Mikla(09.12.2011 13:07)
        
        вы меня опередили, уже нарыл истину ) ST вряд ли бы подложил такую жирную свинью )) - Argon(09.12.2011 13:09)
        
        Кстати, если планируете внешние прерывания(не одно, а несколько), то свинья все таки есть - Mikla(11.12.2011 13:46)
        
        планируется несколько независимых, по GPIO. а эта свинья серьезная? в еррате указана? - Argon(11.12.2011 14:08)
        
        это не бага, а фича, читате мануал перед подключением ext_interrupt к GPIO Mikla(68 знак., 12.12.2011 08:27 - 08:39)
        
        спасибо, учту! - Argon(12.12.2011 17:40)
        
        Извиняюсь за непроверенную информацию. - Ralex(09.12.2011 21:01)
      - Ну и зря. У меня сомнений нет, что 8-bit SRAM не поддерживается. Зато поддерживается 8-bit NAND flash, поэтому они в фичах и написали "8 бит". - SciFi(08.12.2011 17:56)
        
        Упс, прошу пардону. Регистр FSMC_BCRn, поле MWID: 00 - 8 bits, 01 - 16 bits. - SciFi(08.12.2011 18:17)
        
        угу, т.е. могу быть спокоен )) - Argon(08.12.2011 18:21)
        
        если так, то странно это они сделали )) мультиплексор ШД по идее должен быть один на оба контроллера. ну так кажется... в общем тогда пока вопрос открытый ) - Argon(08.12.2011 18:04)
        
        Нисколько не странно. NAND flash и SRAM похожи так же, как помидор и тыква. Я думаю, у них полностью раздельная схемотехника. - SciFi(08.12.2011 18:11)
        
        Естественно, ведь у NAND мультиплексированная ША/ШД. А для срама нужно ещё стопицот ног ША и как раз эти ноги отсутствуют на FSMC ЕМНИП - Shura(09.12.2011 13:11)
  - о, не все так сложно! Table 172 below displays an example of the supported devices, access modes and transactions... Argon(74 знак., 08.12.2011 17:47)
    - пусть вас окончательно успокоит табличка 163 с комментарим - Mikla(08.12.2011 18:11)
      - все, как удав )) спасибо! - Argon(08.12.2011 18:21)

ARM, RISC-V контроллеры