caxapa.ru :: С записью сделать так-же как и с чтением, т.е. ФПГА дёргает пин ИО для того, что-бы прочитать данные с ИО, а проц по ДМА засылает данные В ИО. Фреймовую синхронизацию так-же можно сделать по инициативе ФПГА.

=AlexD= (12.01.2012 08:45, просмотров: 174) ответил Evgeny_CD на Эмуляция параллельной шины посредством IO LPC12xx. Вопросы.

С записью сделать так-же как и с чтением, т.е. ФПГА дёргает пин ИО для того, что-бы прочитать данные с ИО, а проц по ДМА засылает данные В ИО. Фреймовую синхронизацию так-же можно сделать по инициативе ФПГА.

Это моё личное предвзятое мнение. Любое совпадение с реальностью является случайным и непреднамеренным.

Ответить

- koyodza тоже предложил изящное решение - таймер генерит строб для FPGA и одновременно запрос для DMA. Но тут есть вот какая штука. Evgeny_CD(1878 знак., 12.01.2012 11:11)
  - Насчет атомарности - разве LDREX/STREX в M0 нет? - Vit(12.01.2012 17:37)
    - Чего там только нет... Сергей Борщ(251 знак., 12.01.2012 17:47)
  - Ваши возражения действуют и на чтение и на запись, т.к. проц по ДМА так-же может не успевать считывать данные из ПЛИС. Таким образом от анализа предельной задержки для ДМА никуда не деться. - =AlexD=(12.01.2012 11:24)
    - Или, точнее, от создания способа квитирования всех переходов машины состояний обмена проц-FPGA на основе IO. Т.е. ничто не принимается на веру. Переход в новое состояние только после получения квитирования. И тут же проверка - не поздно ли. Да, Evgeny_CD(12 знак., 12.01.2012 11:31)
  - кстати, я как-то описывал (пока мною не проверенный) способ аппаратной генерации строба для квазипараллельной шины с DMA koyodza(359 знак., 11.01.2012 23:19 - 23:21)
    - а вот и похожий апликейшен от производителя: AN2548, раздел GPIO_SRAM - koyodza(21.01.2012 21:56, ссылка)

ARM, RISC-V контроллеры