-
- для SDRAM нужен контроллер в FPGA больше среднего, для SRAM хватит мелкого CPLD или даже просто счетчиков - zeleny(15.02.2012 18:20)
- м.б. sdram имеет задержку ( надо выставить последовательно bbank_addr/row_addr/col_addr) и периодически требует паузу доля регенерации7 - ++(13.02.2012 14:12)
- эти копеечные расходы в начале цикла обмена, компенсируются небольшим FIFO lentjaj1(84 знак., 13.02.2012 14:49)