Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Воскресенье
20 апреля
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Средства и методы разработки
307204
Топик полностью
++
(13.02.2012 14:12, просмотров: 116)
ответил
lentjaj1
на
Мучает вопрос, почему в цифровых осциллографах и логических анализаторах используют SRAM а не более дешёвый (цена за байт) SDRAM(DDRx) (и памяти больше) ?
м.б. sdram имеет задержку ( надо выставить последовательно bbank_addr/row_addr/col_addr) и периодически требует паузу доля регенерации7
++
Ответить
эти копеечные расходы в начале цикла обмена, компенсируются небольшим FIFO
lentjaj1
(84 знак., 13.02.2012 14:49
)
При последовательной записи/чтении специального цикла регенерации не нужно. Автоматом регенерируется.
-
Dir
(15.02.2012 18:37
)