Средства и методы разработки

Переключение тактовой частоты SDR SDRAM на ходу. Интересно, она от такого офигеет или нет. Пусть у нас есть SDRAM 133 Мгц, и открыли мы банк и страницу на этой частоте. А в процессе чтения данных взяли и переключились на более медленную. например, /2. А потом снова на 133. Переключение происходит корректно, внутри FPGA, при помощи спец схемы, заточенной под такие фишки (есть во многих FPGA). Интересно, SDRAM офигеет или нет? DDR, понятно, не перенесет такого, а внутри SDRAM PLL вроде нет.