caxapa.ru :: Хочется в real-time'-е получать внешние сигналы, и смотреть как работает устройство, фактически виртуальное моделирование готового устройства. С тестбенчем такое возможно? И много ли форматов визального отображения поддерживается...?

2student (14.09.2012 15:28, просмотров: 206) ответил Mahagam на всё в обратном порядке. делаете тестбенч. подключаете своб программу библиотекой, тестбенч опрашивает вашу прогу на предмет реакции в такое-то и такое-то время.

Хочется в real-time'-е получать внешние сигналы, и смотреть как работает устройство, фактически виртуальное моделирование готового устройства. С тестбенчем такое возможно? И много ли форматов визального отображения поддерживается...?

Ответить

- А что такое "чипскоп"? - Apтём(14.09.2012 16:06)
  - это софтоприблуда от xilinx, в чип внедряется логический анализатор, который сливает инфу по житагу наверх. - Mahagam(14.09.2012 16:16)
    - Спасибо...фига себе до чего техника дошла. - Apтём(14.09.2012 16:33)
      - при чём тут техника? анализатор такой же софтовый как и остальная часть вашего проекта. разве что специально обученный софт на компе знает как по житагу выщемить инфу с этого анализатора. - Mahagam(14.09.2012 16:48)
- эээ. моделирование сложного устройства в тыщи раз от реалтайма отстаёт. реалтайм только на отладочной плате. вам тогда не симулятор нужен, а чипскоп )) - Mahagam(14.09.2012 15:40)
  - Уточню - логическая (функциональная?) симуляция (т.е. только логика работы устройства, без задержек и т.д.). - 2student(14.09.2012 15:48)
  - Если используют ферму компов, я думаю это реально, кто-то знает такое ПО? - 2student(14.09.2012 15:44)
    - это практически не параллелится. - Mahagam(14.09.2012 15:47)
      - Уточню - логическая (функциональная?) симуляция (т.е. только логика работы устройства, без задержек и т.д., привязке к конретному компоненту). - 2student(14.09.2012 15:51)
        
        именно. симуляция с задержками ещё раз в 100 медленнее. как вы собираетесь распараллелить работу устройства? по разным временным интервалам? но новое состояние зависит от предыдущего. по частям? ну так между модулями тучи связей по которым Mahagam(149 знак., 14.09.2012 15:55)
        
        синхронность, 2student(542 знак., 16.09.2012 07:11)
        
        узкое место - передача на каждый такт состояния миллионов сигналов. нельзя порвать большой проект на куски и каждый моделировать отдельно. ферма компов тут никак не поможет. единственный вариант - очень многоядерный процессор и моделирование в Mahagam(96 знак., 16.09.2012 11:11)
        
        проект 2student(523 знак., 16.09.2012 11:31)
        
        конечно нету, только для схемы с тактовой 100MHz для достижения реалтайма БД должна каждую секунду выдать 100 миллионов раз на обработку ВСЕ существующие в проекте сигналы, и 100 миллионов раз ВСЕ изменившиеся сигналы проекта принять обратно. вы Mahagam(30 знак., 16.09.2012 11:59)
        
        т.к. обработка функционирования каждой л.е. 100% распараллеливается, то и б.д., если не 100% то почти 100% распараллеливается - 2student(16.09.2012 13:06)
        
        да бред же. удачи в поисках мегасофта. - Mahagam(16.09.2012 13:16)
        
        посмотрел содержимое '.EQN' файла Quartusa (скомпилировал пример проекта 'fir_filter') 2student(341 знак., 16.09.2012 16:25)
        
        Ну скажем так, с приемлемым уровнем скорости? - 2student(14.09.2012 18:14)
        
        кит на виртексе/стратиксе. будет вам ааще полный реалтайм ))) - Mahagam(14.09.2012 18:28)
        
        Посмотрите на это с другой стороны 2student(564 знак., 14.09.2012 18:40)
        
        блин. то что вы описали - это и есть тестбенч со всякими VPI или PLI примочками. делают только так и не иначе. да, есть возможность отконвертировать HDL->C. (смотрите Verilator), только далеко не всё можно таким образом сконвертировать. и PLI не Mahagam(30 знак., 14.09.2012 19:32)

Программируемая логика и ЦОС