rezident (02.10.2012 18:59 - 19:04, просмотров: 293) ответил Evgeny_CD на Сейчас скажут, что FPGA я тоже не готовил. Но я хорошо понимаю вот что.
Shura ниже уже пояснил про синхронизацию запуска. Для указанного AD7765 при 76KSPS частота "выгребания" данных 32бит*76кГц=2,432МГц. Даже если будет 10 АЦП в цепочке как у Ксении, то напомню, что, например, у LPC17xx модуль SSP в режиме master может тактироваться частотой до 50МГц. Таких SSP в нем две штуки на разных AHB шинах и для каждого есть свой канал GPDMA. ПЛИС тут может иметь смысл, если потребуется преобразовать в параллельную шину на выходе.