Средства и методы разработки

Е-мае, ну сколько раз нужно обсуждать, что максимально допустимая задержка есть функция от ахитектуры системы? Насчет писюка и 1 мс согласен, но судя по всему, при хорошо затьюненном ядре 10-20 мкс получить можно. Еще важно как разрабатывать! http://caxapa.ru/385557.html
Пусть мы делаем RT кодек H.265 [только что утвержден стандарт], который накладыват титры и выделяет рамкой нужный нам объект на экране. 1 путь. Пишем все на asm. Бюджет России кончится раньше проекта. WWW3 тоже наступит раньше. 2 путь. Обкладывается средствами разработки 0.5M/девелопер и пишем все на LabView. Быстро, удобно, нах не нужно в продакшене. 3 путь. Наш. Берем WEB камеру и мамку с двумя процессорами о 16 ядер каждый. + Кондиционер и отдельный ввод 220 в комнату. Делааем так, чтобы при разрешение QCIF (176 × 144) он работало в RT. Думаю, даже на JAVA реально. Заодно хорошо понимаем, что и как распаралеливать. Делаем плату на аццкой FPGA со встроенным 2 x Cortex-A9 + несколько гигабитных портов Ethernet. Вначале только видеозахват. Потом потихоньку начинаем делать аппаратные блоки. Причем они "подключены" к программе на PC - прога сформировала блок данных - переслали через Ethernet - FPGA обработала - переслали обратно. [FPGA сильно переразмеренная. Памяти и LE немеренно] Сопроцессорных "платочек" может быть много. Чтобы не делать супер-дорогую плату на супер-плис. Или писать сразу на SystemC|SystemVerilog и не париться об эффективности синтеза. Потом начинаем комбинировать блоки. С тем же механизмом. Доходим до ситуации, когда в самую-сумаю FPGA QCIF RT влез. Далее начинаем оптимизировать. Путь на 1 год для пары девелоперов (ПО + FPGA) + двух мощщный писюков + ~10 шт "сопроцессорных" писюков + ХОРОШИЙ Ethernet коммутатор (эксперименты показали, что латентности коммутаторов на 1 гигабите сильно разные, на порядок просто.) Гигабиные Ethernet'ы часто уже страивают в киты -> так что для начала работы даже свою плату разводить не надо. Критика?