Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
3 мая

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Средства и методы разработки

441570 Топик полностью

Bill (13.09.2013 15:00, просмотров: 684) ответил Evgeny_CD на [Chisel] -> язык описания аппаратуры. Генерит Verilog для синтеза и С++ для симуляции. Написан на Java + Scala. Внутри 2 статьи.

Хм, один мой знакомый еще будучи студентом для этой цели использовал Lisp.

Ответить

- на лиспе написана Verilog-mode для emacs-a, которая расширяла verilog-95 до того что нынче делает V-2001 и даже кое-что из SV. например, там иерархию вообще автоматом можно генерить - yes_np(13.09.2013 15:07)