Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
22 ноября

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Средства и методы разработки

441444 Топик полностью

Evgeny_CD, Архитектор (13.09.2013 09:43 - 17.03.2021 00:51, просмотров: 1413) ответил Evgeny_CD на [Высокоуровневые языки описания аппаратуры], сделанные как программные модули на универсальном языке. Сводный системный топик.

[Chisel] -> язык описания аппаратуры. Генерит Verilog для синтеза и С++ для симуляции. Написан на Java + Scala. Внутри 2 статьи. ссылка

Прикреплённые файлы:
chisel-dac2012.pdf00x_&.pdf tutorial.pdf

Ответить

- Открытая книга [Digital Design with Chisel] - Evgeny_CD(17.03.2021 00:52, ссылка)
- Система оценки допустимого уровня ошибок харда, чтобы софт еще мог работать. На основе Chisel -> --> - Evgeny_CD(06.11.2014 15:37, ссылка, ссылка)
- Хм, один мой знакомый еще будучи студентом для этой цели использовал Lisp. - Bill(13.09.2013 15:00)
  - на лиспе написана Verilog-mode для emacs-a, которая расширяла verilog-95 до того что нынче делает V-2001 и даже кое-что из SV. например, там иерархию вообще автоматом можно генерить - yes_np(13.09.2013 15:07)
- а кто нибудь может кратко сформулировать, чем, кроме синтаксиса, отличается от myHDL, SystemC или тех же SV|VHDL? - yes_np(13.09.2013 14:56)MBedder
  - Как я понял, претендует на то, чтобы быть: Evgeny_CD(382 знак., 13.09.2013 15:18)
- Интересная тема. Спасибо! - Ruslan(13.09.2013 10:54)