ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Четверг
28 марта
441568 Топик полностью
yes_np (13.09.2013 14:56, просмотров: 885) MBedder ответил Evgeny_CD на [Chisel] -> язык описания аппаратуры. Генерит Verilog для синтеза и С++ для симуляции. Написан на Java + Scala. Внутри 2 статьи.
а кто нибудь может кратко сформулировать, чем, кроме синтаксиса, отличается от myHDL, SystemC или тех же SV|VHDL?