caxapa.ru :: мож кто поделится рабочим примером использования usb c STM32f10xx? при помощи библиотек, желательно на ИАРе

Constantin24 (27.11.2013 13:01, просмотров: 10618)

мож кто поделится рабочим примером использования usb c STM32f10xx? при помощи библиотек, желательно на ИАРе

Ответить

- а тебе чтобы самому помучатся или что бы работало? Nikolay801_(98 знак., 28.11.2013 09:00)
  - чтоб понять и вникнуть - Constantin24(28.11.2013 09:17)
- %IAR_PATH%\arm\examples\ST\STM32F10x\IAR-STM32F103ZE-SK\USBMouse - example(27.11.2013 13:07, )
  - спасибо. по сравнению с примерами из интернета сложно. Но разобрался мало по малу, прошил, светодиодом помигал по командам. теперь буду глубже копать,что да как. Вопрос возник у них с USART один буфер? - Constantin24(27.11.2013 15:43)
    - STM вроде на DMA всегда закладывался (естественно RX и TX области памяти - разные). LPC - на FIFO. Что есть "один буфер" - непонятно. Имеется ввиду как у AVR - однобайтный буфер ? Не дай бог. - _basile(27.11.2013 20:26)
      - Че за гонево на AVR? Меги 3 байта могут принять. - Гyдвин(28.11.2013 15:03)
        
        Вроде два. Три откуда взялись? - Apтём(28.11.2013 15:16)
        
        2 буферных + приемный. Итого 3 байта. - Гyдвин(28.11.2013 15:25)
        
        Точно, нашёл: "The receiver consists of a two-level receive buffer (DATA) and a shift register. ". - Apтём(28.11.2013 15:55)
        
        В смысле ? Как сделать, чтобы прерывание по приему наступило только после 3-х принятых байт ??? - _basile(28.11.2013 20:13)
        
        Чтобы прерывание после трёх mfqn наступило? Такое только через ДМА можно сделать. По другому вряд ли... - Apтём(28.11.2013 20:22)
        
        Откудова у Мег - ДМА ??? И накой мне такой "буфер" ? - _basile(28.11.2013 20:25)
        
        У Мег - нету, а некоторых Xmeg - есть. - Apтём(28.11.2013 20:44)
        
        Прекрасно. Цытата : "Че за гонево на AVR? Меги 3 байта могут принять. - Гyдвин". При отсутствии у, конкретно, Меги ДМА, и хрен ли мне эти 3 байта , если прерывание после приема 1-го пойдет ? - _basile(28.11.2013 21:21)
        
        Да лана...дались вам эти 3 байта... Apтём(164 знак., 28.11.2013 21:43)
        
        Нифига, STM32F3/4, за одно прерывание, скажем 32 байта в буфере обработает, как нех делать, никто и не заметит. Ваша ХМега - отдыхает. - _basile(28.11.2013 21:50)
        
        Какие 32 байта? Не понял...почему 32? Apтём(107 знак., 28.11.2013 21:53)
        
        Ну, и с какой скоростью она это сделает ? Считайте такты. Я уж не говорю о том, что прием/передача по USART - не приоритетная задача. - _basile(28.11.2013 21:58)
        
        50-150 тактов на приём одного байта по UART. - Apтём(28.11.2013 22:05)
        
        Ужос! Даже при 72 MHz Cortex, прием одного байта за 50 тактов - эта писец! Фсе с вами ребята ясно. Нынче STM32 на 180 MHz херачат. - _basile(28.11.2013 22:23)
        
        Не надо драм...никакого ужоса нету в 50 тактах... Apтём(498 знак., 28.11.2013 23:10)
      - У АВР нормально сделано - принятый байт буферизуется в регистр, ещё один байт может в это время приниматься. Что не так? У STM32 этого буферного регистра нет (если я правильно понял). В этом их кривизна... - Apтём(27.11.2013 21:02)
        
        А у STM32 этот буферный регистр нахер не срался, если вы хоть малость в DMA понимаете. Фсе тут же аппаратно уходит в указанную DMA область памяти (оно же - буфер). После заполнения - прерывание для обработки. Для тупых еще раз объяснить ? - _basile(28.11.2013 21:27)
        
        Хотя по структурной схеме получается, что всё также как у АВР...нормально то есть. - Apтём(27.11.2013 21:14)
        
        По "структурной схеме" принятый байт у STM32 через DMA (ессно, соответствующим образом настроенным) скидывается в указанную область памяти, указатель DMA делает ++. После принятия N байт (настраивается в контроллере DMA) происходит _basile(291 знак., 27.11.2013 21:26 - 21:29)
        
        Смотря у каких AVR...У xmeg есть. - Apтём(27.11.2013 21:43)
        
        А смысл использовать экслюзивные ядра ? Для любого АРМа я, на крайняк, сам хедер с описанием периферии набросаю. А ядра поддерживаются любой гнусятиной, яром и прочими кайлами. Тем более, что эти ваши Xmeg-и _basile(204 знак., 27.11.2013 21:49 - 21:55)
        
        Да ладно..."экслюзивные". АВР как АВР. Ну да, производитель только Atmel, ну и что? MSP430 к примеру тоже только TI производит. Что же их тоже нет смысла импользовать? Apтём(624 знак., 27.11.2013 23:37)
        
        А зачем применять - если по цене STM32 - дешевле ? Даже STM32F105R8T6 (Cortex - M3, 68 ног) в терре 183.08 руб. 72 MHz, flash 64k, ram 20K. Самый минимальный Cortex - M3 от ST. _basile(189 знак., 28.11.2013 20:06 - 20:10)
        
        Вы в цену добавьте стоимость освоения. Она тоже не нулевая. Apтём(547 знак., 28.11.2013 20:51)
        
        Освоение STM32 у меня прошло за неделю (у меня вообще, это примерно, средний срок освоения нового продукта, будь то железо или ПО). Не думаю, что АТХмега освоилась бы быстрее. Тем более, что опыт под АРМ7 и ЛПС Кортекс уже имелся. Просто, нужно _basile(239 знак., 28.11.2013 21:31 - 21:38)
        
        Ничиго себе... Apтём(485 знак., 28.11.2013 21:51)
        
        Даже не знаю, что сказать - откидывать частности, смотреть на общее. Какая в пизду, разница (фсе дефки одинаковы, денег хотят)- везде все примерно одно и то же. Ядро и периферия. За ядро компилятор С отвечает. _basile(332 знак., 28.11.2013 22:12)

ARM, RISC-V контроллеры