caxapa.ru :: Точно, нашёл: "The receiver consists of a two-level receive buffer (DATA) and a shift register. ".

Apтём (28.11.2013 15:55, просмотров: 76) ответил Гyдвин на 2 буферных + приемный. Итого 3 байта.

Точно, нашёл: "The receiver consists of a two-level receive buffer (DATA) and a shift register. ".

Ответить

- В смысле ? Как сделать, чтобы прерывание по приему наступило только после 3-х принятых байт ??? - _basile(28.11.2013 20:13)
  - Чтобы прерывание после трёх mfqn наступило? Такое только через ДМА можно сделать. По другому вряд ли... - Apтём(28.11.2013 20:22)
    - Откудова у Мег - ДМА ??? И накой мне такой "буфер" ? - _basile(28.11.2013 20:25)
      - У Мег - нету, а некоторых Xmeg - есть. - Apтём(28.11.2013 20:44)
        
        Прекрасно. Цытата : "Че за гонево на AVR? Меги 3 байта могут принять. - Гyдвин". При отсутствии у, конкретно, Меги ДМА, и хрен ли мне эти 3 байта , если прерывание после приема 1-го пойдет ? - _basile(28.11.2013 21:21)
        
        Да лана...дались вам эти 3 байта... Apтём(164 знак., 28.11.2013 21:43)
        
        Нифига, STM32F3/4, за одно прерывание, скажем 32 байта в буфере обработает, как нех делать, никто и не заметит. Ваша ХМега - отдыхает. - _basile(28.11.2013 21:50)
        
        Какие 32 байта? Не понял...почему 32? Apтём(107 знак., 28.11.2013 21:53)
        
        Ну, и с какой скоростью она это сделает ? Считайте такты. Я уж не говорю о том, что прием/передача по USART - не приоритетная задача. - _basile(28.11.2013 21:58)
        
        50-150 тактов на приём одного байта по UART. - Apтём(28.11.2013 22:05)
        
        Ужос! Даже при 72 MHz Cortex, прием одного байта за 50 тактов - эта писец! Фсе с вами ребята ясно. Нынче STM32 на 180 MHz херачат. - _basile(28.11.2013 22:23)
        
        Не надо драм...никакого ужоса нету в 50 тактах... Apтём(498 знак., 28.11.2013 23:10)

ARM, RISC-V контроллеры