Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
14 марта

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Средства и методы разработки

736221 Топик полностью

Ксения (14.02.2017 07:31, просмотров: 732) ответил =AlexD= на однако на физическом уровне это фикция - старшие и младшие половинки ymm-регистров обслуживаются по очереди - тут у вас явно какое-то недопонимание

А отчего же тогда у AMD лишние такты такие операции занимают? Лишний такт теряется на объединение? :)

Ответить

- Вы растактовку инструкций смотрели? Я тоже нет. И рекомендую фильтровать некоторые предположения журноламеров. - =AlexD=(14.02.2017 08:18)
  - Я смотрела, но не на ZEN, а на Bobcat и Jaguar (AMD-архитектуры), у которых AVX-инструкции имелись ранее. И действительно, эти процессоры от AMD выполняют 256-разрядные инструкции за 2 микрооперации, а процессоры от Intel - за одну. Ксения(298 знак., 15.02.2017 00:21)
    - "Какая то" латентность - это через сколько тактов после запуска получается результат, характеристика длины конвейера. Количество мопов - это особенности внутренней кухни, на производительность напрямую не влияет и нас волновать вообще не должно. =AlexD=(70 знак., 15.02.2017 06:50)