Evgeny_CD, Архитектор (29.03.2017 00:12, просмотров: 816) ответил Ксения на Отчего зависит канальность доступа к памяти, от процессора или от чипсета (северного моста)?-
- Тогда такой вопрос. Например, DIMM-модуль с памятью DDR3 имеет 240 контактов и не имеет к себе многоканального доступа. Отсюда следует, что многоканальность следует понимать, как одновременную работу с разными DIMM-модулями. То тогда по идее Ксения(93 знак., 29.03.2017 00:35)
- Да все верно. Надо аккуратно подсчитать, сколько там сигнальных контактов у модуля, штук 160-170 точно. LGA 2011 У интеля (4 канала памяти + сигналы для чипсета + сигналы для межпроцессорного обмена для многосокетных мамок) именно поэтому и имеет Evgeny_CD(97 знак., 29.03.2017 00:40)
- А чего не сделают у памяти последовательный интерфейс типа SATA? Поскольку память тормозит присущими ей тактами ожидания, то последовательный канал сильно перегружен не будет. Кроме того, на столь коротких расстояниях было бы вполне допустимо Ксения(108 знак., 29.03.2017 00:46)
- пропускную способность памяти смотрели? а тоже самое, но применительно к видеокартам? ))) - Mahagam(29.03.2017 09:47)
- движение идёт в сторону HBM Zikon(152 знак., 29.03.2017 07:20)
- Что-то я не вижу, чтобы ножек от HBM стало меньше. На мой взгляд, это лишь путь увеличения объема и скорости, но принципиальных изменений в интерфейсе связи с процессором не видно. А пока интерфейс тот же самый, неизбежна драчка за память между Ксения(254 знак., 29.03.2017 18:28 - 18:31, ссылка)
- Память должна быть простой и быстрой. В HBM широкие шины и простые протоколы. И коротки линии связи до CPU. Все заточено под многокристальные сборки. Где чипы сидят на одной подложке (мы не видим и не ощущаем 2 канала работы с памятью по 4096 бит Evgeny_CD(152 знак., 29.03.2017 21:53)
- "каждое ядро имело свой прямой канал доступа к памяти" - это был бы конец программизма. Как обеспечить когерентность памяти, если у каждого ядра она своя? Программно пересылать данные между камнями на одном кристалле? - Evgeny_CD(29.03.2017 21:44)
- А зачем каждому ядру интерфейс? В таких процессорах, как правило есть жирный Л3 кэшь. А в него попадание, уже под 99,99% вероятности, учитывая все предсказатели. - mse homjak(29.03.2017 18:56)
- Боюсь, что вы идеализируете кеш, полагая, что он работает мгновенно, тогда как в действительности поиск в нем тоже занимает такты. А в тех случаях, когда идет обработка больших массивов данных (наиболее востребован контекстный поиск в базах Ксения(612 знак., 29.03.2017 19:51, ссылка)
- Латентность кэша Л3 на порядок меньше, чем у памяти. Тем более, что на него завязан механизм прогноза ветвлений, предвыборок и прочего умного. И заполнение Л3 идёт "с зпаасом". Ну а бесполезность кэша ярко высвечивают последние Интели и АМД у mse homjak(150 знак., 29.03.2017 22:40)
- Такой запас - еще одна дополнительная (и чаще бесполезная) нагрузка на шину памяти, которая и так является узким местом во многоядерном варианте. Здесь очень может статься, что этот запас окажется невостребованным, а шину будет нагружать лишними Ксения(460 знак., 29.03.2017 23:36)
- эээ. звучит же бредово. данные полученные в результате каких-либо действий обычно требуются для дальнейших вычислений. и чем их проще (быстрее) впихать в регистры для расчёта, тем лучше. - Mahagam(30.03.2017 11:37)
- Ну мы-то про Л3 говорим. А там ещё и Л1 с Л2 присутствуют. Т.е. никакого "узкого места" нет. По сравнению с системной памятью, ессно. Что касаемо данных, то при работе баз данных, как правило, рабочие индексы известны и идёт упреждающее чтение. С mse homjak(187 знак., 29.03.2017 23:58)
- Такой запас - еще одна дополнительная (и чаще бесполезная) нагрузка на шину памяти, которая и так является узким местом во многоядерном варианте. Здесь очень может статься, что этот запас окажется невостребованным, а шину будет нагружать лишними Ксения(460 знак., 29.03.2017 23:36)
- Латентность кэша Л3 на порядок меньше, чем у памяти. Тем более, что на него завязан механизм прогноза ветвлений, предвыборок и прочего умного. И заполнение Л3 идёт "с зпаасом". Ну а бесполезность кэша ярко высвечивают последние Интели и АМД у mse homjak(150 знак., 29.03.2017 22:40)
- Боюсь, что вы идеализируете кеш, полагая, что он работает мгновенно, тогда как в действительности поиск в нем тоже занимает такты. А в тех случаях, когда идет обработка больших массивов данных (наиболее востребован контекстный поиск в базах Ксения(612 знак., 29.03.2017 19:51, ссылка)
- HBM конечно интересная штука, но вот уже GDDR5X на рынке, обещана GDDR6 ближе к 2018, ожидается её будет использовать НВидиа для её Вольты. А HBM дорого пока, АМД с ней возится, но её время реально настанет года через 2-3, за исключением ANV(93 знак., 29.03.2017 11:16)
- Давай AMD - вперед - Ноут Zen-4C(8T)+Vega(16CU)+HBM2(8G) - ПОЕХАЛИ!!! Все в одной упаковке! А на выходе SATA,USB,PCI-E ! - Zikon(29.03.2017 13:45 - 20:12)
- Вот только Веге с 16CU 8ГБ совершенно ни к чему, 2-3 ГБ за глаза, но поставят наверное 4, типа модно. - ANV(30.03.2017 00:41)
- так это CPU память - тоже! - Zikon(30.03.2017 07:24)
- Нет, HBM это только видеопамять, системная — DDR4 only - ANV(30.03.2017 14:21)
- так это CPU память - тоже! - Zikon(30.03.2017 07:24)
- Vega 10 < 250W - ноут не расплавится? -> - Evgeny_CD(29.03.2017 19:57, ссылка)
- так ведь 16CU указал, а десктоп polaris11(<50Вт) 14CU,а при пониженной частоте + улучшения "Веги" еще меньше - Zikon(29.03.2017 20:05 - 20:14)
- Спасибо, буду знать. Я за видеокартами не смотрю - не работаю с 3D. - Evgeny_CD(29.03.2017 20:42)
- так ведь 16CU указал, а десктоп polaris11(<50Вт) 14CU,а при пониженной частоте + улучшения "Веги" еще меньше - Zikon(29.03.2017 20:05 - 20:14)
- Вот только Веге с 16CU 8ГБ совершенно ни к чему, 2-3 ГБ за глаза, но поставят наверное 4, типа модно. - ANV(30.03.2017 00:41)
- GDDR5 - палиатив, тупая идея передавать широкие данные по половинкам, но с удвоенной частотой. Число ног для связи с памятью при этом действительно сокращается вдвое, но возрастает сложность реализации с обеих сторон (не только со стороны памяти, Ксения(350 знак., 29.03.2017 18:47, ссылка)
- Давай AMD - вперед - Ноут Zen-4C(8T)+Vega(16CU)+HBM2(8G) - ПОЕХАЛИ!!! Все в одной упаковке! А на выходе SATA,USB,PCI-E ! - Zikon(29.03.2017 13:45 - 20:12)
- Что-то я не вижу, чтобы ножек от HBM стало меньше. На мой взгляд, это лишь путь увеличения объема и скорости, но принципиальных изменений в интерфейсе связи с процессором не видно. А пока интерфейс тот же самый, неизбежна драчка за память между Ксения(254 знак., 29.03.2017 18:28 - 18:31, ссылка)
- Были такие идеи, но не взлетело - выше потребление, дополнительные задержки, дороже и главное ради чего? Ради сокращения контактов? пффф - =AlexD=(29.03.2017 07:09)
- А чего не сделают у памяти последовательный интерфейс типа SATA? Поскольку память тормозит присущими ей тактами ожидания, то последовательный канал сильно перегружен не будет. Кроме того, на столь коротких расстояниях было бы вполне допустимо Ксения(108 знак., 29.03.2017 00:46)
- Да все верно. Надо аккуратно подсчитать, сколько там сигнальных контактов у модуля, штук 160-170 точно. LGA 2011 У интеля (4 канала памяти + сигналы для чипсета + сигналы для межпроцессорного обмена для многосокетных мамок) именно поэтому и имеет Evgeny_CD(97 знак., 29.03.2017 00:40)
- Тогда такой вопрос. Например, DIMM-модуль с памятью DDR3 имеет 240 контактов и не имеет к себе многоканального доступа. Отсюда следует, что многоканальность следует понимать, как одновременную работу с разными DIMM-модулями. То тогда по идее Ксения(93 знак., 29.03.2017 00:35)