caxapa.ru :: Спасибо, а это и сама успела обнаружить, просмотрев все "DDS, Waveform Generator", что были у AD. Больше других понравился AD9838, где этот MSB выводится, а по желанию даже с делителем на два. Что вы лично можете сказать об таком моем выборе?

Ксения (30.03.2017 04:32, просмотров: 247) ответил MBedder на В некоторых ИС DDS наружу выведен выход старшего разряда накопителя фазы, но там джиттер всегда выше, чем в варианте с компаратором. Об этом упомянуто на стр. 18 знаменитой статьи Леонида Ивановича -->

Спасибо, а это и сама успела обнаружить, просмотрев все "DDS, Waveform Generator", что были у AD. Больше других понравился AD9838, где этот MSB выводится, а по желанию даже с делителем на два. Что вы лично можете сказать об таком моем выборе? http://www.analog.com/media/en/technical-documentation/data-sheets/AD9838.pdf
И еще вопрос, который меня здесь беспокоит - что там за двулинейный выход у ЦАП, похожий на ЭСЛ-логику? Как из него потом сделать биполярную синусоиду, колеблющеюся вокруг нуля/земли в плюс и минус?

Ответить

- "Решать дополнительно задачу детекции нуля" с помощью MSB это плохая идея. На выходе DDS в обязательном порядке должен стоять ФНЧ, а он вносит в сигнал временную задержку. Поэтому нуль сигнала на выходе DDS и нуль сигнала на выходе ФНЧ, это разные Хаос(77 знак., 30.03.2017 06:23, )
  - Я это понимаю, но для меня синхронность важнее точного нуля, т.к. с помощью MSB намереваюсь ... запускать АЦП :), и мне надо чтобы число его отчетов было в точности равно числу периодов этой синусоиды, тогда как фазовая задержка этому вроде бы не Ксения(45 знак., 30.03.2017 06:34)
    - Для запуска АЦП сгодится. - Хаос(30.03.2017 06:47, )
    - Теоретически, 75 МГц / 500 = 150 кГц, т.е. делитель (500) делится на 4 и синхронность должна быть! - AU08(30.03.2017 06:38)
      - А разве это важно? MSB (старший бит) меняется именно в момент смены одного периода другим, а круглость частоты роли играть не должна. Да и у меня на самом деле не 150 КГц, а число не круглое, и поэтому делить придется не ровно на 500, а около того. - Ксения(30.03.2017 06:47)
- Т.е. Вас уже разрешение в 10 бит по выходному напряжению у AD9838 и искажения ~0.1% устраивают, а также 26+ отсчётов на 1/4 периода синусоиды? Требования изменились? - AU08(30.03.2017 05:03 - 05:13)
  - 26 отсчетов? Это я, конечно, промахнулась. Тогда выберу соседа - AD9834, он один в один, но частота MCLK до 75МНz. - Ксения(30.03.2017 05:30)
    - AD9834 - годный девайс (хоть и с 10-битным ЦАПом) но ему придется на вход все 75 МГц давать, т.к. там нет PLL. У почти всех ADшных DDS комплементарные токовые ЦАПы - чтобы получить напряжение, нужно ставить ОУ либо довольствоваться небольшой MBedder(66 знак., 30.03.2017 10:28)
  - Да, я их понизила :). Не хочу повторять ошибку старухи из сказки о рыбаке и золотой рыбке :), допустившей слишком много лишних итераций в своих желаниях. Ей желательно было бы сразу узнать, что вольной царицей стать можно, а владычицей морской Ксения(143 знак., 30.03.2017 05:17)

Схемы, платы, компоненты