caxapa.ru :: Кортексы у нас одни и те же конечно.

Apтём (09.04.2017 22:58, просмотров: 343) ответил Evgeny_CD на Может, у нас с Вами разные Cortex? В мире моих Cortex есть мануал на сайте ARM, и там для них все очень подробно расписано.

Кортексы у нас одни и те же конечно.

В мире моих Cortex есть мануал на сайте ARM, и там для них все очень подробно расписано.

Вы в это верите? Не можно верить, когда код исполняется на скорости флеша (20-30 МГц). А как учтёте если тактовая будет за 150 МГц? Или исполняется из ОЗУ? Или из какого-нибудь TCM? Я где-то читал что у STM8 и то точно не предскажешь(хотя может то враньё было), что уж там за кортекс говорить?

Для Cortex - M7 с его суперскалярностью допускаю некий геморрой расчета

А что если кода в кеше не будет? Что он за лишний такт всё что надо для исполнения вытянет? А как же тогда с его двумя командами на такт? P.S. Про М7 и в самом деле не знаю, хотя интересно было бы узнать как влияет на производительность промах кеша. Нет у вас данных по нему?

Ответить

- Изначально я написал про симулятор простых, классических MCU без Кеша :) Кеш стимулировать тоже можно, просто это приличный кусок дополнительной работы. - Evgeny_CD(09.04.2017 23:09)
  - Можно-то можно, но надо наверное информация о работе кеша иметь, А производитель её даст? - Apтём(09.04.2017 23:18)
    - Размер кеш лайна, ассоциативность, базовый алгоритм обычно все пишут. Труднее найти число тактов ожидания (часто неожиданно бывает не 0). В целом все описано, но собрать это воедино и закодить симулятор уже не так тривиально. - Evgeny_CD(09.04.2017 23:23)
      - Ну если так то наверное можно, плюс ещё поэкспериментировать с реальным железом для доводки модели кеш-ядро. Apтём(37 знак., 09.04.2017 23:40)
        
        -> у них много открытых моделей. Все вокруг SystemC вертится. - Evgeny_CD(09.04.2017 23:59, ссылка)

Микроконтроллеры PIC