Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Суббота
23 ноября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Микроконтроллеры PIC
748781
Топик полностью
Apтём
(09.04.2017 23:40, просмотров: 344)
ответил
Evgeny_CD
на
Размер кеш лайна, ассоциативность, базовый алгоритм обычно все пишут. Труднее найти число тактов ожидания (часто неожиданно бывает не 0). В целом все описано, но собрать это воедино и закодить симулятор уже не так тривиально.
Ну если так то наверное можно, плюс ещё поэкспериментировать с реальным железом для доводки модели кеш-ядро.
Но почему-то этого никто не делает.
Ответить
-> у них много открытых моделей. Все вокруг SystemC вертится.
-
Evgeny_CD
(09.04.2017 23:59
,
ссылка
)