caxapa.ru :: Правильно ли я понимаю, что у STM32F4, F7 при наличии внешней шины, при работе со SRAM, PSRAM, 32 битная транзакция при наличии в корпусе 32 битной шины искусственно разбивается на две 16 битных? Вот ведь говнюки!!!

Evgeny_CD, Архитектор (13.04.2018 02:31, просмотров: 9350)

Правильно ли я понимаю, что у STM32F4, F7 при наличии внешней шины, при работе со SRAM, PSRAM, 32 битная транзакция при наличии в корпусе 32 битной шины искусственно разбивается на две 16 битных? Вот ведь говнюки!!!

Ответить

- Отставить панику. Откуда дезинформация? - SciFi(17.04.2018 15:48)
  - Почитай ниже, пойми всю тонкость на..ки от STM. - Evgeny_CD(17.04.2018 15:52)
    - Лагунов открыл тебе суть твоего заблуждения. FSMC - 16 (просто нет там ног D16..D31), FMC - 32. - SciFi(17.04.2018 16:01, ссылка)
      - Тогда скажи - у кого из STM32 старших можно сделать 32 битную транзакцию SRAM за 1 цикл шины? - Evgeny_CD(17.04.2018 16:04)
        
        Опять же рецепт от Лагунова: включаешь куб и ставишь там галочку "FMC". Вываливается 322 варианта. Потом проверяешь, что там ног достаточно, чтобы вывести все 32 разряда. Похоже, нужно от 176 ног. - SciFi(17.04.2018 16:14 - 16:18)
        
        Ты сегодня явно в ударе. да, это известно, что 32 битная шина бывает в корпусах от 176 ног, но в кубе нихера не сказано - за сколько циклов оно проведет 32 битную транзакцию SRAM - Evgeny_CD(17.04.2018 16:32)
        
        Рекурсия. Откуда сведения, что есть подвох? --> - SciFi(17.04.2018 16:40, ссылка)
        
        Reference manual RM0090 -> , пункт 37.5.2 содержит Table 264. NOR Flash/PSRAM: Example of supported memories and transactions, в которой Dingo(441 знак., 17.04.2018 16:51 - 16:57, ссылка)
        
        ИМХО, мануал недоделанный. SciFi(388 знак., 17.04.2018 17:09)
        
        В итоге STM выступил в своих лучших традициях. Нужно брать чип живьем и экспериментально проверять. Или послать их наюх и использовать LPC540xx -> и LPC546xx --> - Evgeny_CD(17.04.2018 17:15, ссылка, ссылка)
        
        STM32 - для смелых! :-) А ты бурю в стакане устроил. Как будто кривоватых мануалов никогда не видел. - SciFi(17.04.2018 17:18)
        
        Может почистить топик от воды у кого права есть? - Dingo(17.04.2018 17:28)
        
        Пусть пока вылежится. Осмыслить надо. - Evgeny_CD(17.04.2018 17:33)
        
        Я так понял, если убрать ту таблицу, которая всех напугала, то все успокоятся :-) - SciFi(17.04.2018 17:47)
        
        если честно, то меня таблица вогнала в ступор. 32 бита есть, но ими пользоваться нельзя. Что дальше??? - Лагунов(17.04.2018 18:21)
        
        Там нигде не сказано, что нельзя. Должно быть ещё 2 таких таблицы: для 8 и 32 бит. Они поленились. Или типа просто пример, но самый распространённый, но вслух это не проговорили. - SciFi(17.04.2018 18:23)
        
        Может и так, но почему на вопрос -> не ответили "любой, у кого есть FMC и хватает ножек"? Как минимум, под вопросом внятность описания. Ну и стартовый пост тоже внёс лепту. - Dingo(17.04.2018 17:58, ссылка)
        
        Никому не надо 32 бита SRAM (кроме Евгения). Зато есть примеры 32 бита SDRAM. - SciFi(17.04.2018 18:01)
        
        Я бы не был столь категоричен. Быстрая 32 битная SRAM (не считая интересного мне случая с FPGA) - это совсем не экзотическое решение. - Evgeny_CD(17.04.2018 18:03)
        
        -> - Evgeny_CD(17.04.2018 16:51, ссылка)
- Интересуюсь - а у кого из STM32 есть 32-бит внешняя шина? (самому лень копать) - Hives(13.04.2018 15:31, )
- Документация говорит, что так и есть. - Dingo(13.04.2018 05:39)
  - Где? - wek(15.04.2018 12:30)
    - Refernce manual, FSMC controller 36.5.2, Table 221. NOR Flash/PSRAM controller: example of supported memories and transactions. - Dingo(17.04.2018 08:18)
      - Example... значит пример... Это только некоторые из возможных комбинаций, случайным образом выбранных. Не хорошая таблица. wek(479 знак., 17.04.2018 10:57)
        
        вот и странно как-то сигналы на выводах D16...D31 вроде как есть, а по ним ничего не передается что ли? - Лагунов(17.04.2018 10:59)
        
        Там => Предположу, что речь о Table 258 - для обращения используются больше 16 бит, вот и указывают 32-битную шину. Самому использовать не доводилось. Dingo(17.04.2018 12:50 - 13:09, ссылка)
        
        Скорее всего они работают в режиме SDRAM. - Evgeny_CD(17.04.2018 11:33)
        
        Так в Кубе задавал Нор Флэш, 21 бит адрес, 32 бит данных, все ножки красиво показали мне. Лагунов(17.04.2018 15:36)
        
        Ноги будут, вопрос в том что при физически выделенной 32 битной шине транзакции по ней разложат как 16+16 бит. Хорошим цифровым осциллографом или логическим анализатором надо смотреть на живом железе. - Evgeny_CD(17.04.2018 15:39)
      - я глянул Кубом, если заявлена FSMC, то тогда нет внешней 32-битной шины. А если она есть (к примеру STM32F469BET, LQFP208), то там нет FSMC, только FMC. Вообще-то да, что-то там тоже есть такая таблица. "Split into 2 FMC accesses" - это и имеется Лагунов(10 знак., 17.04.2018 09:58 - 10:23)
        
        К.м.к., суть в том, что нигде не указано, что 32 бита за одно обращение; напротив - если >16 бит, то регламентируется несколько операций. UPD Dingo(777 знак., 17.04.2018 12:44 - 13:05)
        
        в чем тут выигрыш/проигрыш? Т.е. выгодней всё же брать 16-битную внешнюю память и экономить 16 выводов своего МК? А когда тогда 32 ножки своего МК задействовать? Скорость? Т.е. там контроллер памяти сам разрулит и за 2 раза выкинет/считает 32 бита? - Лагунов(17.04.2018 15:42)
        
        Исключительно догадка: внешняя шина может быть 32-х битной, и обращение к памяти будет именно 32-хбитным. А вот в бутылочное горлышко проталкиваться будет двумя порциями. Dingo_(167 знак., 17.04.2018 15:52, )
        
        Пусть ты управляешь FPGA. У тебя Cortex-M4 быстрый, 100 МГц или более. И тебе надо сделать обмена с FPGA максимально быстро. 32 бита за 3 такта или 16 бит за 3 такта - две большие разницы. - Evgeny_CD(17.04.2018 15:47)
        
        ну.... разговор исключительно академический. Вряд ли у меня появятся задачи в ближайшее время, где будут играть 30 нсек. :-) Хотя... не зарекайся. - Лагунов(17.04.2018 18:25)
        
        Вот ведь нехорошие люди! - Evgeny_CD(17.04.2018 14:02)

ARM, RISC-V контроллеры