Dingo (13.04.2018 05:39, просмотров: 132) ответил Evgeny_CD на Правильно ли я понимаю, что у STM32F4, F7 при наличии внешней шины, при работе со SRAM, PSRAM, 32 битная транзакция при наличии в корпусе 32 битной шины искусственно разбивается на две 16 битных? Вот ведь говнюки!!!-
- Где? - wek(15.04.2018 12:30)
- Refernce manual, FSMC controller 36.5.2, Table 221. NOR Flash/PSRAM controller: example of supported memories and transactions. - Dingo(17.04.2018 08:18)
- Example... значит пример... Это только некоторые из возможных комбинаций, случайным образом выбранных. Не хорошая таблица. wek(479 знак., 17.04.2018 10:57)
- вот и странно как-то сигналы на выводах D16...D31 вроде как есть, а по ним ничего не передается что ли? - Лагунов(17.04.2018 10:59)
- Там =>
Предположу, что речь о Table 258 - для обращения используются больше 16 бит, вот и указывают 32-битную шину. Самому использовать не доводилось.Dingo(17.04.2018 12:50 - 13:09, ссылка) - Скорее всего они работают в режиме SDRAM. - Evgeny_CD(17.04.2018 11:33)
- Так в Кубе задавал Нор Флэш, 21 бит адрес, 32 бит данных, все ножки красиво показали мне. Лагунов(17.04.2018 15:36)
- Там =>
- вот и странно как-то сигналы на выводах D16...D31 вроде как есть, а по ним ничего не передается что ли? - Лагунов(17.04.2018 10:59)
- я глянул Кубом, если заявлена FSMC, то тогда нет внешней 32-битной шины. А если она есть (к примеру STM32F469BET, LQFP208), то там нет FSMC, только FMC. Вообще-то да, что-то там тоже есть такая таблица. "Split into 2 FMC accesses" - это и имеется Лагунов(10 знак., 17.04.2018 09:58 - 10:23)
- К.м.к., суть в том, что нигде не указано, что 32 бита за одно обращение; напротив - если >16 бит, то регламентируется несколько операций. UPD Dingo(777 знак., 17.04.2018 12:44 - 13:05)
- в чем тут выигрыш/проигрыш? Т.е. выгодней всё же брать 16-битную внешнюю память и экономить 16 выводов своего МК? А когда тогда 32 ножки своего МК задействовать? Скорость? Т.е. там контроллер памяти сам разрулит и за 2 раза выкинет/считает 32 бита? - Лагунов(17.04.2018 15:42)
- Исключительно догадка: внешняя шина может быть 32-х битной, и обращение к памяти будет именно 32-хбитным. А вот в бутылочное горлышко проталкиваться будет двумя порциями. Dingo_(167 знак., 17.04.2018 15:52,
) - Пусть ты управляешь FPGA. У тебя Cortex-M4 быстрый, 100 МГц или более. И тебе надо сделать обмена с FPGA максимально быстро. 32 бита за 3 такта или 16 бит за 3 такта - две большие разницы. - Evgeny_CD(17.04.2018 15:47)
- Исключительно догадка: внешняя шина может быть 32-х битной, и обращение к памяти будет именно 32-хбитным. А вот в бутылочное горлышко проталкиваться будет двумя порциями. Dingo_(167 знак., 17.04.2018 15:52,
- Вот ведь нехорошие люди! - Evgeny_CD(17.04.2018 14:02)
- в чем тут выигрыш/проигрыш? Т.е. выгодней всё же брать 16-битную внешнюю память и экономить 16 выводов своего МК? А когда тогда 32 ножки своего МК задействовать? Скорость? Т.е. там контроллер памяти сам разрулит и за 2 раза выкинет/считает 32 бита? - Лагунов(17.04.2018 15:42)
- К.м.к., суть в том, что нигде не указано, что 32 бита за одно обращение; напротив - если >16 бит, то регламентируется несколько операций. UPD Dingo(777 знак., 17.04.2018 12:44 - 13:05)
- Example... значит пример... Это только некоторые из возможных комбинаций, случайным образом выбранных. Не хорошая таблица. wek(479 знак., 17.04.2018 10:57)
- Refernce manual, FSMC controller 36.5.2, Table 221. NOR Flash/PSRAM controller: example of supported memories and transactions. - Dingo(17.04.2018 08:18)
- Где? - wek(15.04.2018 12:30)