SciFi (17.04.2018 16:01, просмотров: 205) ответил Evgeny_CD на Почитай ниже, пойми всю тонкость на..ки от STM.ส็็็็็็็็็็็็็็็็็็็็็็็็็༼ ຈل͜ຈ༽ส้้้้้้้้้้้้้้้้้้้้้้้
-
- Тогда скажи - у кого из STM32 старших можно сделать 32 битную транзакцию SRAM за 1 цикл шины? - Evgeny_CD(17.04.2018 16:04)
- Опять же рецепт от Лагунова: включаешь куб и ставишь там галочку "FMC". Вываливается 322 варианта. Потом проверяешь, что там ног достаточно, чтобы вывести все 32 разряда. Похоже, нужно от 176 ног. - SciFi(17.04.2018 16:14 - 16:18)
- Ты сегодня явно в ударе. да, это известно, что 32 битная шина бывает в корпусах от 176 ног, но в кубе нихера не сказано - за сколько циклов оно проведет 32 битную транзакцию SRAM - Evgeny_CD(17.04.2018 16:32)
- Рекурсия. Откуда сведения, что есть подвох? --> - SciFi(17.04.2018 16:40, ссылка)
- Reference manual RM0090 -> , пункт 37.5.2 содержит Table 264. NOR Flash/PSRAM: Example of supported memories and transactions, в которой Dingo(441 знак., 17.04.2018 16:51 - 16:57, ссылка)
- ИМХО, мануал недоделанный. SciFi(388 знак., 17.04.2018 17:09)
- В итоге STM выступил в своих лучших традициях. Нужно брать чип живьем и экспериментально проверять. Или послать их наюх и использовать LPC540xx -> и LPC546xx --> - Evgeny_CD(17.04.2018 17:15, ссылка, ссылка)
- STM32 - для смелых! :-) А ты бурю в стакане устроил. Как будто кривоватых мануалов никогда не видел. - SciFi(17.04.2018 17:18)
- Может почистить топик от воды у кого права есть? - Dingo(17.04.2018 17:28)
- Пусть пока вылежится. Осмыслить надо. - Evgeny_CD(17.04.2018 17:33)
- Я так понял, если убрать ту таблицу, которая всех напугала, то все успокоятся :-) - SciFi(17.04.2018 17:47)
- если честно, то меня таблица вогнала в ступор. 32 бита есть, но ими пользоваться нельзя. Что дальше??? - Лагунов(17.04.2018 18:21)
- Может и так, но почему на вопрос -> не ответили "любой, у кого есть FMC и хватает ножек"? Как минимум, под вопросом внятность описания. Ну и стартовый пост тоже внёс лепту. - Dingo(17.04.2018 17:58, ссылка)
- Никому не надо 32 бита SRAM (кроме Евгения). Зато есть примеры 32 бита SDRAM. - SciFi(17.04.2018 18:01)
- Я так понял, если убрать ту таблицу, которая всех напугала, то все успокоятся :-) - SciFi(17.04.2018 17:47)
- Пусть пока вылежится. Осмыслить надо. - Evgeny_CD(17.04.2018 17:33)
- Может почистить топик от воды у кого права есть? - Dingo(17.04.2018 17:28)
- STM32 - для смелых! :-) А ты бурю в стакане устроил. Как будто кривоватых мануалов никогда не видел. - SciFi(17.04.2018 17:18)
- В итоге STM выступил в своих лучших традициях. Нужно брать чип живьем и экспериментально проверять. Или послать их наюх и использовать LPC540xx -> и LPC546xx --> - Evgeny_CD(17.04.2018 17:15, ссылка, ссылка)
- ИМХО, мануал недоделанный. SciFi(388 знак., 17.04.2018 17:09)
- -> - Evgeny_CD(17.04.2018 16:51, ссылка)
- Reference manual RM0090 -> , пункт 37.5.2 содержит Table 264. NOR Flash/PSRAM: Example of supported memories and transactions, в которой Dingo(441 знак., 17.04.2018 16:51 - 16:57, ссылка)
- Рекурсия. Откуда сведения, что есть подвох? --> - SciFi(17.04.2018 16:40, ссылка)
- Ты сегодня явно в ударе. да, это известно, что 32 битная шина бывает в корпусах от 176 ног, но в кубе нихера не сказано - за сколько циклов оно проведет 32 битную транзакцию SRAM - Evgeny_CD(17.04.2018 16:32)
- Опять же рецепт от Лагунова: включаешь куб и ставишь там галочку "FMC". Вываливается 322 варианта. Потом проверяешь, что там ног достаточно, чтобы вывести все 32 разряда. Похоже, нужно от 176 ног. - SciFi(17.04.2018 16:14 - 16:18)
- Тогда скажи - у кого из STM32 старших можно сделать 32 битную транзакцию SRAM за 1 цикл шины? - Evgeny_CD(17.04.2018 16:04)