Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
20 декабря

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Средства и методы разработки

948225 Топик полностью

Evgeny_CD^{Архитектор} (25.09.2019 00:27 - 24.12.2019 21:42, просмотров: 45152)

[Память с последовательными и последовательно-параллельными шинами SPI, QSPI, OctoSPI, HyperRAM, HyperBUS, Xccela™ Bus] Однако прорыв случился. Сводный системный.

Ответить

- [HyperBus Specification] от создателей. Также layout guide Evgeny_CD(122 знак., 03.07.2022 18:42, ссылка, ссылка)
- Только что рекламу получила от ST: M95M04-DR - 4-Mbit serial SPI bus EEPROM. Прямо-таки моя мечта - ненавижу постраничную запись. :) - Ксения(30.12.2019 14:39, ссылка)
  - Спасибо! Octopart показывает вполне кошерные цены. 4м циклов записи (!), широкое питание, узкий TSSOP (!), отдельный вход для блокирования спама по шине (например, при транзакциях по питанию) - вау! - Evgeny_CD(30.12.2019 23:09)
    - Еще не упамянул ECC. И по этой же причине 4M в худшем случае 1M циклов записи. А чип крут. Nickname(837 знак., 31.07.2021 11:28, )
  - ждать 5 мс после записи каждого байта это так романтично... когда в SPI-Flash запись страницы обычно за 1-3 мс. да, конечно нужно иногда стирать... всё относительно - Vit(30.12.2019 14:46)
    - Ну, справедливости ради, не "каждого". Писать можно и постранично. Но... 10МГц, это как-то странно, по нынешним-то временам. - aoreh(30.12.2019 15:45)
    - В SPI-Flash перед той записью требуется сектор целиком стереть, а это уже 200 ms! - Ксения(30.12.2019 15:11)
- [OctoSPI, HyperRAM, HyperBUS, Xccela™ Bus] Вот это самое интересное! Последовательно-параллельные шины наносят решительный удар! Evgeny_CD(1890 знак., 25.09.2019 00:31 - 24.12.2019 21:42, ссылка, ссылка)
  - [GoWin] активно развивает тему HyperBus Evgeny_CD(1 знак., 29.10.2021 19:00, ссылка)
  - Статья - Evgeny_CD(30.07.2021 02:03, ссылка)
  - [HyperRAM HyperBUS корки] Небольшая подборка Evgeny_CD(173 знак., 30.07.2021 01:59, ссылка, ссылка)
  - [Winbond HyperRAM] залегли в каталоги. -40, цены от $2@50 шт. Интересно, что есть варианты на 200 МГц с питанием 3.3В. У ISSI такое было только на 1.8В. Это сокращает количество доменов питания, что полезно. - Evgeny_CD(30.07.2021 01:53, ссылка)
    - Чудо! [W958D6N - 16 bit HyperRAM (16Mx16)] Документации в открытом доступе нет. Корпус WLCSP30 5Х6 рядов BGA 0.4. Найдена на вложенной отладочной плате (U14). Для нас важна не только скорость (burst 800 Мбайт/сек будет для этой микроскопической фитюлечки), но и уменьшение задержки - на выдачу адреса будет меньше тактов уходить. Evgeny_CD(76 знак., 29.10.2021 18:55, ссылка, ссылка)
  - Уй-ё!!! Первое - все-таки правильно будет HyperRAM и HyperBUS. Второе - корку для Xccela Bus "замутил" не Интел, а Synaptic Labs (о чем в указанной ссылке прямым текстом и говорится), чьими IP для HyperRAM в "русском народном режиме" мы давно и Stewart Little(245 знак., 25.09.2019 16:52)
    - Блин, только сейчас опечатку у себя заметил. Спасибо! - Evgeny_CD(25.09.2019 18:32)
    - Спасибо! - Evgeny_CD(25.09.2019 18:30)
    - Да, еще информация до кучи - Gowin выпускает ПЛИСы (а точнее System-in-Package)GW1NR, GW1NSR, GW2AR, где в корпусе вместе с самим ПЛИС живет и чип pSRAM (он же HyperRAM) от Winbond, на 32 или 64 Mb. IP-ядро у Gowin свое и бесплатное. - Stewart Little(25.09.2019 16:57)
      - Спасибо! Чипы с ОЗУ внутри от них мы обсуждали, таких подробностей не было - Evgeny_CD(25.09.2019 18:31)
- Если китайцы не обманули, то, возможно вот неплохой Serial SRAM aoreh(55 знак., 04.10.2019 15:55 - 05.10.2019 06:33, ссылка)MBedder
  - -20, а так чип супер! - Evgeny_CD(05.10.2019 06:51)
- Существует ли какая-то стандартизация не самой шины (тут всё ясно), а протоколов, как к таким памятям обращаться? Или каждый раз с нуля курить очердной даташит? - Ксения(03.10.2019 13:40)
  - Дык вот, на днях искал человек дополнительную информацию по раскладке данных в протоколе JEDEC. Но никто не высказался в ответ. КМК и по параллельным есть такой документ. Точка опоры(1193 знак., 03.10.2019 14:33, ссылка)
    - Наверно должно быть что-то новее Vit(03.10.2019 16:57)
    - Спасибо! Догадывался, но не знал. - Evgeny_CD(03.10.2019 14:44)
  - У меня знакомый продажник в Адесто, перенаправит к технарям, но я не понимаю, что спрашивать. Какой протокол? Пишешь, читаешь, что еще? - VLLV(03.10.2019 13:46)
    - Там порой разных регистров бывает дофига непонятного назначения. То перед работой какую-то процедуру инициализации требуется выполнить, то снять блокировку с записи. В даташите об этом обычно помалкивают, а когда чужой код смотришь - хоть в Ксения(749 знак., 03.10.2019 14:45)
      - по JedecID вынимаю из таблицы остальные необходимые параметры. abivan(2131 знак., 03.10.2019 16:02)
        
        Потом в один прекрасный день обнаружится опечатка в таблице. - SciFi(03.10.2019 16:04)
      - Ответы. Точка опоры(247 знак., 03.10.2019 15:33)
      - Ответ прост. Погромист не копенгаген. - SciFi(03.10.2019 14:51)
- Adesto and Cadence have joined forces to expand the ecosystem around the Expanded Serial Peripheral Interface (xSPI) communication protocol to enable higher transfer rates and lower latency for flash memory in IoT devices. - Точка опоры(03.10.2019 12:41, ссылка)
  - Спасибо! - Evgeny_CD(03.10.2019 15:05)
- [Выводы. ч. 1] Evgeny_CD(859 знак., 25.09.2019 00:57, ссылка, ссылка)
- pSRAM, SRAM с [SPI, QSPI, QPI] -> Хорошее обсуждение получилось. - Evgeny_CD(25.09.2019 00:28, ссылка)