-
- "The receive time-out interrupt is asserted when the RX FIFO is not empty, and no further data is received over a 32-bit period. The receive time-out interrupt is cleared either when the FIFO becomes empty through reading all the data (or by evgeniy1294(252 знак., 10.12.2019 01:13)
- А тива - это собрат, или тетя? - lloyd(06.12.2019 20:13)
- Надо посмотреть, главное, чтобы ip-ядра совпадали. - evgeniy1294(06.12.2019 22:01)
- Посмотрел - очень похожи, так что будет интересно и про тиву. DMA - тоже самое ip-ядро uDMA от ARM, UART идентичен. - evgeniy1294(07.12.2019 10:17)
- Надо посмотреть, главное, чтобы ip-ядра совпадали. - evgeniy1294(06.12.2019 22:01)