Andreas (12.09.2007 16:08, просмотров: 110) ответил Shura на Эээээ... А просветите тёмного - как это "с внешним тактированием"?-
- Понятнее так, как правильнее. Есть - AT91SAM9263 50 мбит/с и это практически предел для SPI - Shura(12.09.2007 16:28)
- Точнее, даже 90 мбит/с пишут в DS но имхо при3,14зднули - Shura(12.09.2007 16:50)
- Лень лезть в ДШ, но в большинстве других МК обычно Fslave <= Fmaster/4 - AVR(12.09.2007 19:52)
- У SAM7 обещают F/2. Жаль, хотелось попробовать 60Мбит/сек закачать с LVDS. - Andreas(12.09.2007 20:57)
- У slave? "Не верю!"(с) Станиslavский :)) - AVR(13.09.2007 00:22)
- А эти вааще явно не указывают скорость, только времянки. Судя по времянкам может действительно и 90 прокачать - Shura(12.09.2007 20:09)
- Значит, мелкий шрифт в сносочке искать надо - ну не верю я про 90-МГЦ слейв - AVR(12.09.2007 20:34)
- Нету никаких сносочек. Вот тайминг - Shura(13.09.2007 14:33, картинка)
- Так ограничения на тут SPCK нет. - Andreas(13.09.2007 14:46)
- Прямых нету, есть косвенные. Очевидно, что период SCK не может быть меньше, чем SPI9 + SPI10 + SPI11 - Shura(13.09.2007 14:53)
- Так ограничения на тут SPCK нет. - Andreas(13.09.2007 14:46)
- А какие проблемы? Если входной сдвиговой регистр тактировать от внешнего клока - то скорость будет только от технологии зависеть, а не от тактовой ядра. Al Volovich(222 знак., 13.09.2007 14:13)
- Я про реализацию serdes пока только говорю - AVR(13.09.2007 23:41)
- Ну SerDes-то и на 5 Гиг не пробема :-) - Shura(14.09.2007 09:52)
- В МК его (и счетчики) любят делать на полудинамических синхронных триггерах, в которых фронты отлавливаются за два кварцевых такта, что и ограничивает Fclk <= Fcyc/4. Поэтому и удивляюсь, собссна - AVR(14.09.2007 12:24)
- Так точно. В МК типа АВР, где SPI без фифо и нет аппаратных ПДП контроллеров быстрее принятый байт сложно обработать. Поэтому производители по поводу повышения тактовой и не заморачиваются. Al Volovich(119 знак., 14.09.2007 13:29)
- А нахуа собсно для SPI SerDes? Обычный сдвиговый регистр - Shura(14.09.2007 13:19)
- Увы, похоже это так. Хотя разброс от F/2 у атмеля до F/24 у STR91. - Andreas(14.09.2007 13:01)
- В МК его (и счетчики) любят делать на полудинамических синхронных триггерах, в которых фронты отлавливаются за два кварцевых такта, что и ограничивает Fclk <= Fcyc/4. Поэтому и удивляюсь, собссна - AVR(14.09.2007 12:24)
- что есть serdes? - Al Volovich(14.09.2007 09:17)
- Serializer/Deserializer - сдвиговый регистр и буфер - AVR(14.09.2007 12:21)
- Тоже заинтересовало, ответ нашел там [>] - MegaJohn(14.09.2007 10:09, ссылка)
- Ну SerDes-то и на 5 Гиг не пробема :-) - Shura(14.09.2007 09:52)
- Я про реализацию serdes пока только говорю - AVR(13.09.2007 23:41)
- Нету никаких сносочек. Вот тайминг - Shura(13.09.2007 14:33, картинка)
- Значит, мелкий шрифт в сносочке искать надо - ну не верю я про 90-МГЦ слейв - AVR(12.09.2007 20:34)
- У SAM7 обещают F/2. Жаль, хотелось попробовать 60Мбит/сек закачать с LVDS. - Andreas(12.09.2007 20:57)
- Лень лезть в ДШ, но в большинстве других МК обычно Fslave <= Fmaster/4 - AVR(12.09.2007 19:52)
- Точнее, даже 90 мбит/с пишут в DS но имхо при3,14зднули - Shura(12.09.2007 16:50)
- Понятнее так, как правильнее. Есть - AT91SAM9263 50 мбит/с и это практически предел для SPI - Shura(12.09.2007 16:28)
