ARM, RISC-V контроллеры

Имеем очередь сообщений на отправку и 3 мэйлбокса.
STM32 обрабатывает некоторые ошибки передачи в т.ч. ALSTx (потеря арбитража) и TERRx (transmit failure due to transmit error, что бы это ни значило). x - это номер исходящего мэйлбокса 0...2.
Так вооот. Могу отправлять одно сообщение через свободный мэйлбокс, после чего ожидать его успешную отправку с отслеживанием ошибок. Или неотправку, но с повтором до успеха.

Но такой подход ведет к тому, что я буду использовать только один мэйлбокс.

Как бы сообразить алгоритм параллельного использования всех трех мэйлбоксов с отслеживанием, повтором и прочими блэкджеками?
Естественно все лишь для того, чтобы была отказоустойчивая система с восстановлением работоспособности и без потери отправляемых сообщений в случаях глюков шины.

Не то, что бы прям сильно надеюсь на совет, скорее формулирую задачу для себя, чтобы с утра проснуться с решением )
Но от советов таки не откажусь ))