-
- вопрос по Верилогу II m16(627 знак., 19.05.2022 21:25)
- так подключи к ней 4 провода всего. индексы 7-4 ты сохраняешь лишь ради удобства. Mahagam(152 знак., 19.05.2022 22:23)
- Да. Если хотите изъебнуться, подведите снаружи 4 шнурка, но изнутри будут [X:0], полюбому. - mse homjak(19.05.2022 22:20)
- есть описанный модуль ram_video_buf, который можно воткнуть в схему много-много раз. но каждый такой
воткнутый модуль должен иметь имя. в данном случае имя конкретного
модуля VRAM. Mahagam(201 знак., 06.02.2022 12:15)
- Модуль должен иметь уникальное имя. Но может быть и массив модулей, если используется generate. - BlackMorda(06.02.2022 12:26)
- массив можно и без generate, если это SystemVerilog - Mahagam(06.02.2022 12:52)
- Спасибо, прояснилось. - m16(06.02.2022 12:21)
- Модуль должен иметь уникальное имя. Но может быть и массив модулей, если используется generate. - BlackMorda(06.02.2022 12:26)
- вопрос по Верилогу II m16(627 знак., 19.05.2022 21:25)