caxapa.ru :: Автор микросхемы тоже знает спецификацию i2c, и мог заложить эту функцию. С проблемами унутри м/с этот функционал мог проявится (ранее просто не замечалось) т.к. какие-то внутренние процесс начали проходить долго или не проходить совсем.

POV (23.09.2023 19:08, просмотров: 94) ответил reZident на *"№;%%: я же просил не пересказывать мне спецификацию I2C! Где вы видите у конкретного slave в виде м/с EEPROM возможность как-либо удерживать SCL?

Автор микросхемы тоже знает спецификацию i2c, и мог заложить эту функцию. С проблемами унутри м/с этот функционал мог проявится (ранее просто не замечалось) т.к. какие-то внутренние процесс начали проходить долго или не проходить совсем.

Ответить

- Я с вас худею :-( Input это просто вход, а не Input/output, как у SDA. У всех виденных мной EEPROM SCL это вход. И не тормозят EERPOM обмен по шине. Потому, что они поддерживают любую частоту тактирования в пределах своей спецификации, а готовность к чтению/записи наличием/отсутствием ACK подтверждают. - reZident(23.09.2023 19:16)
  - Input - это функциональное назначение пина. Никто не мешает влепить туда транзистор и занулять шину как того требует стандарт. POV(108 знак., 23.09.2023 19:30, ссылка)
    - Цитата из спецификации I2C-bus достаточное доказательство для Фомы Неверующего? В самом первом абзаце написано, что большинство slave не имеют управления сигналом SCL и не могут "растягивать" тактовый сигнал. Clock stretching это опция, а не обязательное требование спецификации. reZident(1 знак., 23.09.2023 19:39, картинка)
      - Как это препятствует фантазиям авторов м/с? Есть опция и они ее захотели? Получите! - POV(23.09.2023 19:43)
        
        Ну точно ведь - реинкарнация Фомы Неверующего! :-))) - reZident(23.09.2023 19:55)
        
        Проверял это лет 20 тому назад в I²C режиме на AT17. Она - могла удерживать SCL в нуле. Только вот записи куда-то делись. На память - начинала она это при повышенной скорости I²C и пониженном питании. Т.е. как раз "не успевала". - Toчкa oпopы(23.09.2023 20:54)
        
        Ну AT17 несколько "специфичная" EPROM. Она ведь для загрузки FPGA предназначена. Поэтому некоторые из м/с этой серии сами тактовый сигнал генерить умеют. Соответственно вывод DCLK у них может быть или входом или выходом. Но в любом случае об этом явно в datasheet указано - либо Input, либо Input/Output. reZident(2 знак., 23.09.2023 21:07, картинка, картинка)

Схемы, платы, компоненты