caxapa.ru :: При формировании wPause50 на комбинационной логике возможны просечки в выходном сигнале в моменты переключения счетчиков. Если это мешает, то нужно добавить на выход D-триггер.

PSP (18.06.2024 11:29, просмотров: 40) ответил Mty1 на Поругайте / похвалите код на Verilog. Функция задержки 50мкс. После снятия сигнала wStart держит на проводе wPause50 сигнал еще 50 мкс. Первый опыт с Verilog. "че то я очкую, Славик". Смущает то, что в виде схемы выглядит чудовищно.

При формировании wPause50 на комбинационной логике возможны просечки в выходном сигнале в моменты переключения счетчиков. Если это мешает, то нужно добавить на выход D-триггер.

Ответить

- О, ценно. А можно просто объявить выход как output reg wPause50 ? - Mty1(18.06.2024 16:39)
  - Экспериментируй и смотри что генерится. Самый быстрый способ обучения. - =AlexD=(18.06.2024 16:42)
    - ChatGpt сгерерил переменную reg running которая решает проблему с просечками Mty1(878 знак., 19.06.2024 10:11)
      - Недогенерил. Выхода нет. petrd(1137 знак., 19.06.2024 10:32)
        
        на выходе получается схема - черт ногу сломит, к тому же если сигнал запуска долгий - одновибратор будет пепрезапускаться постоянно. вот красивая реализация. DH(796 знак., 25.06.2024 09:44, ссылка, картинка)
        
        Интересно, а можно так же как параметр длины импульса parameter PULSE_WIDTH передавать параметр "ширины" регистра reg [4:0] или еще круче - из PULSE_WIDTH получить размерность регистра? - Mty1(28.06.2024 11:36)
        
        Для этого кода reg [$clog2(PULSE_WIDTH):0], но обычно reg [$clog2(x)-1:0] - DH(28.06.2024 13:37)
        
        Примерно так можно BigRed(298 знак., 28.06.2024 12:35)
        
        Да, красиво. Спасибо. - Mty1(26.06.2024 01:41)
        
        Ага, точно! :) Спасибо. - Mty1(19.06.2024 23:50)

Программируемая логика и ЦОС