Nikolay_Po (17.03.2025 09:47, просмотров: 345) ответил my504 на Вы вероятно не так поняли про конвейер. Речь идет о конвейерном
АЦП. И в нем нужно указывать латентность получения данных или длину
конвейера, иначе совершенно непонятно как с ним работать. Насколько
я знаю, все АЦП с рейтом выше 5...7 мспс являются конвейерными. А
сколько тактов Tad нужно для SAR я знаю. Именно поэтому и возник
вопрос.-
- Так то можно предположить, что они поставили в конвейер 8 штук SAR с рейтом примерно 5,5
мспс каждый. При этом единичное преобразование можно получить
примерно через 180 нс, а в потоке получатся искомые 40 мспс с общей
задержкой в 180 нс. my504(51 знак., 17.03.2025 11:23)
- Что подождём? Вот это? >>> SciFi(2 знак., 17.03.2025 11:37, ссылка, картинка)
- Что из этого должно ответить на мой вопрос? То, что входная частота
тактирования модуля АЦП равна 320 МГц, а период Tad получается
путем деления этой частоты на 4, ничего не говорит про то, как
получается 40 мспс. Из 80 МГц тактирования регистра
последовательных приближений никак не получить 25 нс полного
преобразования, которое к тому же еще включает 1,5*Tad захвата
сигнала. Типовое время преобразования 12-разрядного SAR ADC обычно
составляет 14*Tad. - my504(17.03.2025 12:02)
- Там нигде не написано "SAR ADC", кстати. А вообще АЦП с такой
скоростью не новость. Просто в МК их почти не бывало. - SciFi(17.03.2025 12:03)
- Даладна... ))) Новость или не новость меня вообще не интересует.
Меня интересует латентность. my504(1 знак., 17.03.2025 12:07, картинка)
- Про "новость". У меня есть серийное изделие с конвейерным 10-разрядным АЦП от Аналог девайса как раз на 40 мспс. Этой микросхеме лет 10 или больше. Такшта подробности применения конвейерных АЦП я знаю. - my504(17.03.2025 12:10)
- Плохо ищу. Моя версия - опечатка. Никакой это не SAR. - SciFi(17.03.2025 12:10)
- Есть ДВА даташита для двух разных семейств. Один для dsPIC33A, а
другой для PIC32A. Их отличить друг от друга невозможно. В обоих
первый параграф раздела АЦП идентичен до неразличимости. Невозможно
"опечататься" в таком тексте. Да и SAR не противоречит конвейерному. Все конвейерные
построены на SAR. - my504(17.03.2025 12:23)
- Achieving a Higher ADC ResolutionUsing Oversampling on dsPIC33A Devices? enc(93 знак., 17.03.2025 12:46, ссылка, ссылка)
- Есть ДВА даташита для двух разных семейств. Один для dsPIC33A, а
другой для PIC32A. Их отличить друг от друга невозможно. В обоих
первый параграф раздела АЦП идентичен до неразличимости. Невозможно
"опечататься" в таком тексте. Да и SAR не противоречит конвейерному. Все конвейерные
построены на SAR. - my504(17.03.2025 12:23)
- Даладна... ))) Новость или не новость меня вообще не интересует.
Меня интересует латентность. my504(1 знак., 17.03.2025 12:07, картинка)
- Там нигде не написано "SAR ADC", кстати. А вообще АЦП с такой
скоростью не новость. Просто в МК их почти не бывало. - SciFi(17.03.2025 12:03)
- Что из этого должно ответить на мой вопрос? То, что входная частота
тактирования модуля АЦП равна 320 МГц, а период Tad получается
путем деления этой частоты на 4, ничего не говорит про то, как
получается 40 мспс. Из 80 МГц тактирования регистра
последовательных приближений никак не получить 25 нс полного
преобразования, которое к тому же еще включает 1,5*Tad захвата
сигнала. Типовое время преобразования 12-разрядного SAR ADC обычно
составляет 14*Tad. - my504(17.03.2025 12:02)
- Что подождём? Вот это? >>> SciFi(2 знак., 17.03.2025 11:37, ссылка, картинка)
- Так то можно предположить, что они поставили в конвейер 8 штук SAR с рейтом примерно 5,5
мспс каждый. При этом единичное преобразование можно получить
примерно через 180 нс, а в потоке получатся искомые 40 мспс с общей
задержкой в 180 нс. my504(51 знак., 17.03.2025 11:23)
