vpv.vpv (28.04.2025 09:34, просмотров: 92) ответил il-2 на Ну да, похоже на косяк в конце байта. Возможно, что на более
высоком разрешении по времени там видна задержка на 1 такт МК(или
такт для модуля SPI) - т.е. десятки наносекунд. Если так, то в
принципе можно смириться, надо только смотреть в даташитах на
периферию, чтобы Data hold time была не более. Что у тебя там
подцеплено на SPI? Работает?-
- У меня тактовая 110МГц, делитель 128. А тактов за 5..10, по первому
фронту, DMA успевает загрузить следующий символ. Вроде как фазу
тактового сигнала на выходе (и на входе?) поменяли, а момент
загрузки нового символа остался по первому фронту. - Nikolay_Po(28.04.2025 09:41)
- А каких-нибудь коллизий с флагом "SPI_ENABLE" (или как там его, готовность передачи следующего символа) - нет? Надо аппаратную часть CH32V смотреть, как там буферизация устроена. - vpv.vpv(28.04.2025 09:53)
- У меня тактовая 110МГц, делитель 128. А тактов за 5..10, по первому
фронту, DMA успевает загрузить следующий символ. Вроде как фазу
тактового сигнала на выходе (и на входе?) поменяли, а момент
загрузки нового символа остался по первому фронту. - Nikolay_Po(28.04.2025 09:41)