Make_Pic (18.06.2026 14:25, просмотров: 59) ответил SciFi на Две м/с на одну QSPI? Это как?-
- У меня двно терзают смутное предположение....что когда выдумывали
SPI фундаментально как стандарт, воросом сигнала CS занимались
служители культа Сатаниила. Шоб люди никогда spi по человечески не
смлгли применит, даже с одной микросхемой ( подразумеваем боль под
названием "танец как подружить SPI и DMA") И еще есть филиалы этой
секты - "сделать слэйв SPI микросхему c кадром скажем жестко 21 бит
" - klen(Вчера, 14:16)
- А где можно почитать стандарт SPI? - reZident(Вчера, 14:18)
- гдето должен быть... иначе как они угадывают каждый раза как меня
довести психоза одним и тем же способом.. - klen(Вчера, 15:01)
- В том то и дело, что SPI много где описан, но не стандартизован. - reZident(Вчера, 15:20)
- не стандартизован но CS они, делают все стандартизовано как не надо! - klen(Вчера, 15:46)
- В том то и дело, что SPI много где описан, но не стандартизован. - reZident(Вчера, 15:20)
- гдето должен быть... иначе как они угадывают каждый раза как меня
довести психоза одним и тем же способом.. - klen(Вчера, 15:01)
- А где можно почитать стандарт SPI? - reZident(Вчера, 14:18)
- Автоматически, с включением в адресное пространство ЦП? Такое
практикуют в современных МК? Или нужен дешифратор адреса на CS
каждой микросхемы памяти? Я пока не погружался, своего мнения не
имею... - Nikolay_Po(18.06.2026 14:27)
- Нет там возможности автоматически рулить двумя CS. Всё руками. - SciFi(18.06.2026 14:29)
- -> Make_Pic(1 знак., 18.06.2026 14:40, картинка)
- Дык это обычный SPI, а не Q(uad)SPI. Только ... а как это так - на
обе м/с MRAM приходят одни и те же CS и CLK и только MOSI и MISO
раздельные? Так можно реализовать QSPI в STM32Hxxx что ли? О.о - reZident(18.06.2026 14:56)
- это два банка - Make_Pic(18.06.2026 15:02)
- Дык команды в режимах SPI и QSPI разные же! reZident(1 знак., 18.06.2026 15:13, картинка)
У него разные модули SPI, как я понимаю. На QSPI сидит две микросхемы, обе QSPI. А на SPI - одна и это отдельный SPI.Посмотрел - действительно, как-то не верится, что можно заставить работать располовиненный QSPI. - Nikolay_Po(18.06.2026 15:36)- Даже, если это как-то можно реализовать программно, то все равно
кратно увеличивается вероятность сбоя. Единичный сбой CLK одной из
двух м/с и достоверность всего блока данных этого "квазиQSPI"
накрывается женским половым органом. Кроме того, при записи данных в любом случае придется обращаться с ними по-отдельности. - reZident(18.06.2026 15:44)
- P.S. и я вообще не понимаю зачем все это, если оная S3A3204x0M умеет QSPI by default? reZident(1 знак., 18.06.2026 15:48, картинка)
- Даже, если это как-то можно реализовать программно, то все равно
кратно увеличивается вероятность сбоя. Единичный сбой CLK одной из
двух м/с и достоверность всего блока данных этого "квазиQSPI"
накрывается женским половым органом. Кроме того, при записи данных в любом случае придется обращаться с ними по-отдельности. - reZident(18.06.2026 15:44)
- Дык команды в режимах SPI и QSPI разные же! reZident(1 знак., 18.06.2026 15:13, картинка)
- это два банка - Make_Pic(18.06.2026 15:02)
- Да, NAND включена по SPI - Make_Pic(18.06.2026 14:43)
- Где же там NOR? - SciFi(18.06.2026 15:16)
- Дык это обычный SPI, а не Q(uad)SPI. Только ... а как это так - на
обе м/с MRAM приходят одни и те же CS и CLK и только MOSI и MISO
раздельные? Так можно реализовать QSPI в STM32Hxxx что ли? О.о - reZident(18.06.2026 14:56)
- -> Make_Pic(1 знак., 18.06.2026 14:40, картинка)
- Нет там возможности автоматически рулить двумя CS. Всё руками. - SciFi(18.06.2026 14:29)
- У меня двно терзают смутное предположение....что когда выдумывали
SPI фундаментально как стандарт, воросом сигнала CS занимались
служители культа Сатаниила. Шоб люди никогда spi по человечески не
смлгли применит, даже с одной микросхемой ( подразумеваем боль под
названием "танец как подружить SPI и DMA") И еще есть филиалы этой
секты - "сделать слэйв SPI микросхему c кадром скажем жестко 21 бит
" - klen(Вчера, 14:16)
