caxapa.ru :: А тем временем NXP, STM и TI лицензировали Cortex-M4

Alex B. (24.02.2010 02:57, просмотров: 169) ответил Evgeny_CD на Правильные кеши в микропроцессорных архитектурах.

А тем временем NXP, STM и TI лицензировали Cortex-M4 http://www.embedded.com/223100121;jsessionid=0JR5UY3A30KORQE1GHRSKHWATMY32JVN?printable=true
И похер им на все эти заморочки. Да и правильно в общем-то, .NET (Micro Framework) пошел вширь, двигается не только всякими юродиевыми гиками, но уже и производителями чипов http://ics.nxp.com/support/tools/fez/ Символичный, кстати, символ у комплекта, пардон за тавтологию У AD для блекфинов тоже вроде какой-то кит с .NET Micro вышел... Пост и тема про кэши вообще полезные, спасибо.

Согласуйте импеданс!

Ответить

- Это означает, что кто-то зарисечил быструю FLASH память. Ибо без этого 150 Мгц 65 нм как-то никому особо не нужны. Пока лучше, что было (с большим отрывом от всех остальных) - Renesas 90 нм 10 нс FLASH. Если сделать то же самое по 65 нм, то при 150 Мгц Evgeny_CD(52 знак., 24.02.2010 11:29)
  - не обязательно: есть и другие способы koyodza(117 знак., 24.02.2010 11:49)
    - Наращивание разрядности согласен, а вот с кешированием не все просто. Кеширование имеет смысл если пиковая пропусканая способность памяти будет не меньше скорости "пожирания" потока команд процом. Evgeny_CD(402 знак., 24.02.2010 12:15)
      - в ARM11 (и выше) судя по всему кэш-памяти имеют 64х битную шину и через раз срабатывают :) процессор то он быстрый, а память (даже SRAM) она медленная - ыыыы(24.02.2010 21:26, )
        
        Одна из основных претензий к ARM9 - то, что TCM память должна иметь цикл 1/2 цикла процессора. Что сильно геморройно. в Cortex это устранили. - Evgeny_CD(24.02.2010 21:31)
        
        мы по поводу ARM1176 бодались с мануфактурой - нам память под кэш была нужна ~700MHz, а они берите либо память на (например) 441МГц либо АРМ1136 @ 882МГц, ну и долгая мучительная переписка с китайцами, где несколько аналогичных вариантов - тактовая ыыыы(246 знак., 25.02.2010 14:25, )
        
        А что выше ARM11??? Cortex А9 - они сильно другие. - Evgeny_CD(24.02.2010 21:30)
      - нет, так будет только на линейном коде - koyodza(24.02.2010 12:21)
        
        Верно. И ключевой вопрос - типовой размер линейного участка кода. От него все и зависит. - Evgeny_CD(24.02.2010 12:35)
        
        Встряну опять с миландровским ARM Cortex-M3. -=Sergei=-(393 знак., 24.02.2010 19:21, )
        
        Спасибо! Очень интересные данные! А сколько там внутреняя разрядность FLASH и время доступа для этого слова? - Evgeny_CD(24.02.2010 19:30)
        
        Внутри флеш 128 бит, скорость доступа порядка 30...40 нс. -=Sergei=-(192 знак., 24.02.2010 19:47, )
        
        Итак, мы имеем по FLASH: 33 Мгц*4=132 Мслова/сек. Тактовая 1986ВЕ91Т - 80 Мгц. Команды - 32 битные слова. Что и требовалось доказать - пиковая FLASH превышает пиковую скорость "потребления команд" ядром, и нужен очень маленький кеш для компенсации Evgeny_CD(122 знак., 24.02.2010 20:11)
        
        Вариативность длины команд Cortex я опустил как не важную в данном случае. - Evgeny_CD(24.02.2010 21:29)
        
        имхо, довольно мал. Любое условие - уже переход. - Alex B.(24.02.2010 12:49)
        
        Мал - это 10 байт кода? 100? 1к? С позиции итаника и 100к кода - маленький линейный кусочек :) - Evgeny_CD(24.02.2010 13:57)
        
        вы же здесь главный ~~полит~~информатор по части всяких суперпуперпроцессороконтроллеров, должны сами всё понимать - koyodza(24.02.2010 13:59)

Средства и методы разработки