ыыыы (24.02.2010 21:24, просмотров: 1) ответил Evgeny_CD на Правильные кеши в микропроцессорных архитектурах.-
- Cortex-A9 Also providing the option for cache coherence for enhanced inter-processor communication or support of rich SMP capable OS for simplified multicore software development. Cortex-A9 Revision: r2p0 на шине есть такая шняга, как Accelerator Evgeny_CD(2145 знак., 25.02.2010 01:16)
- Черт! В Cortex-A8 Revision: r3p2 Слов про когерентность нету!!! Тогда понятно, почему бигльбоар на супер-пупер 600 МГц ОМАпе так мало стоит :) Там в отношении кеша данных есть только 2 фичи: Evgeny_CD(204 знак., 25.02.2010 01:10)
- Ноу комментс. Евгений, так работать с документами нельзя. - aaarrr(27.03.2010 02:19)
- Есть у них там какой-то ARM11MPCore -> Там говорится о "Snoop control unit for high performance and power efficient cache coherency" - Evgeny_CD(25.02.2010 00:42, ссылка)
- О! Слова знакомые пошли :) ARM11 MPCore™ Processor Revision: r2p0 Technical Reference Manual ->. Level 1 Memory System. 7.1 Coherency protocol Evgeny_CD(766 знак., 25.02.2010 00:46, ссылка)
- У 4KC MIPS реальные адреса кешируются (если правильно понял), и это, как и у PowerPC, есть больщой плюс - при переключении контекста кеш не надо сбрасывать. - Evgeny_CD(24.02.2010 21:35)
- зато при обращении надо трансляцию проводить - то есть САМ-память и прочие дескрипторы в MMU апдейтить - реальные адреса это по бедности, в серъезных системах виртуальные кэширует. подумайте - выбор очевиден :) - ыыыы(24.02.2010 21:43,
)
- Боюсь, мне не хватает столь глубоких познаний о серьезных системах... - Evgeny_CD(25.02.2010 00:50)
- зато при обращении надо трансляцию проводить - то есть САМ-память и прочие дескрипторы в MMU апдейтить - реальные адреса это по бедности, в серъезных системах виртуальные кэширует. подумайте - выбор очевиден :) - ыыыы(24.02.2010 21:43,