caxapa.ru :: у CortexM3, конкретнее LPC17xx, какая скорость ногодрыгания? в даташите что-то не ищется.

Argon (19.07.2011 17:10, просмотров: 23429) koyodza

у CortexM3, конкретнее LPC17xx, какая скорость ногодрыгания? в даташите что-то не ищется. Надо сделать шустрый ногодрыгатель. За 2 мкс опросить 30 пинов и на другие 30 выдать обработанную инфу. Ну и чтобы еще запас оставался на обработку UARTов/USBов. PLD пока не хочется изучать.

Ответить

- Посмотрите PIC32. Ногодрыгание за 1 клок, тактовая 80МГц - Илья(22.07.2011 12:22)
  - пасиб за идею. а клок какой - генераторный или машинный? - Argon(22.07.2011 14:24)
    - Тогда уж Silabs C8051Fxxx - в RAM -> 100MHz - =vvv=(04.09.2011 15:58)
- преобразование инфы всегда однозначное или зависит от многих условий? - Snaky(19.07.2011 17:16)
  - зависит от простых условий. Там будет что-то типа: если засечен задний фронт на бите 12, то выходной бит 30 держать в нуле, в противном случае транслировать как входной бит 30. Argon(99 знак., 19.07.2011 17:22)
    - таблица на ПЗУ (вход - ША, выход - ШД) + 1 триггер + 1 элемент "И-НЕ" - Snaky(19.07.2011 17:24)
      - не пойдет, там нужна возможность реконфигурации входов-выходов - Argon(19.07.2011 17:26)
        
        Реконфигурация "на лету" или только в процессе старта при подаче питания? И как часто нужно реконфигурировать? А то в первом приближении FPGA вполне подходит под задачу. - rezident(19.07.2011 19:41)
        
        конфигурация однократная, так что FPGA подошло бы. но я в них ваще не шарю - куда рыть? что лучше/удобнее/дешевле - альтера или зилинкс? как конфигурировать с помощью МК? - Argon(19.07.2011 19:46)
        
        Я тоже в ПЛИС не шарил совсем. Нужно было сделать несложный быстрый ШИМ, понадобилась ПЛИС. Взял Altera Cyclone II (давольно давно было). SciFi(445 знак., 19.07.2011 20:39)
        
        Дык, а как часто нужно менять конфигурацию? При каждой загрузке или, скажем, только при вводе устройства в эксплуатацию? Если это реконфигурация под конкретные исполнительные устройства, то можно не FPGA, а CPLD заложить. Их тоже можно rezident(369 знак., 19.07.2011 20:22)
        
        варианты-то разные есть, можно и конфигурационное слово по сконструированному SPI кидать в CPLD, без перепрошивки. но вот как оценить степень сложности? какого объема ПЛИС нужна? - Argon(19.07.2011 20:32)
        
        Взять среду разработки и сделать проект. По результатам уже будет видно какая именно ПЛИС требуется. Для такого пути даже железо не нужно. Только софт. - rezident(19.07.2011 21:04)
- на STM32 предел это 2-3 цикла на одно обращение к GPIO. Реально конечно же будет больше. Если логика хоть немного сложнее, чем "прочитать порт и выдать в другой", то в описанные требования скорее всего не влезите - koyodza(19.07.2011 17:14, ссылка)
  - угу, похоже запаса не будет. неужели ставить PLD, с коими я не общался лет 12. - Argon(19.07.2011 17:23)
    - 10 строчек на верилоге, да файлик с описанием выводов. и всё. весь проект. куда быстрее и проще чем заводить арм. - Mahagam(19.07.2011 18:36)
      - ну... подумаю ищщо. МК там в любом случае нужен. А может где есть уроки типа "ПЛИС + верилог за пару дней для тупых" ? - Argon(19.07.2011 19:31 - 19:39)
        
        Ниже я дал ссылку на блог "Марсоход" - ReAl(20.07.2011 23:27)
        
        уроков нет. сам учился у тех, кто больше меня в этом шарит. Mahagam(373 знак., 20.07.2011 00:14)
        
        а почему альтера? слышал, ксилинкс дешевле и доступнее альтеры. - Argon(20.07.2011 11:00)
        
        Вот, кстати, блог о том, что можно сделать на самом мелком кристалле из семества MAX-II - ReAl(20.07.2011 23:26, ссылка)
        
        пасиба! а где там сказано какой кристалл? чот не нашел. Argon(83 знак., 21.07.2011 11:23)
        
        EPM240T100 - там где-то схема платы есть и на фото видно - =ReAl=(21.07.2011 18:16, )
        
        потому что у альтеры есть макс-2. то, что вам нужно будет по ресурсам. Mahagam(371 знак., 20.07.2011 13:48)
        
        Зло бывает не только вредным, но и полезным, особенно в малых дозах. Главное - не злоупотреблять. - SciFi(20.07.2011 14:25)
        
        уже столько раз обсасывали Mahagam(118 знак., 20.07.2011 15:01)
        
        Да бросьте вы. На данном проекте набросать на лист граф.редактора мегафункции, сконфигурировать их и нарисовать связи даже новичок сможет за пару дней. Dir(176 знак., 21.07.2011 17:11)
        
        за выходные читаем www.fpga4fun.com и понимаем, что на верилоге то что мы хотим пишется за два дня. Mahagam(66 знак., 21.07.2011 17:14)
        
        Ну нет. За 2-3 проекта даже без гуру рядом становится понятно, что от введенной в графическом редакторе схемы в конце практически мало что остается. Т.е. вы вводите только задание для системы. Dir(225 знак., 21.07.2011 17:25)
        
        лучше таки сразу начинать с верилога, чтобы не было жалко бесцельно потраченного времени )) Mahagam(64 знак., 21.07.2011 17:35)
        
        Ничуть не жалею времени, потраченного лет 10 назад на старт в MAX-PLUS-II с графическим редактором Dir(429 знак., 21.07.2011 17:50)
        
        и подход у них как у программистов выходит. а HDL - это не языки программирования. вот в чём проблема. - Mahagam(21.07.2011 17:58)
        
        Я в том смысле, что они программировать умеют и все эти текстовые языки описания аппаратуры им ближе, чем квадратики. - Dir(21.07.2011 18:04)
        
        а тут не нужно уметь программировать ))) Mahagam(69 знак., 21.07.2011 18:10)
        
        Где то год назад пробовал обучить схемотехнике одного студента-программиста. Что интересно, ему проще было математику пояснить и формулу записать как работают логические элементы, чем объяснить как это физически происходит. Dir(94 знак., 21.07.2011 18:17)
        
        HDL это язык описания схемы. Так что прежде, чем схему языком HDL описывать, ее нужно представлять себе. А без базовых основ схемотехники это весьма сложно. Поэтому схемотехник быстрее реализует схему посредством HDL, чем программист, даже rezident(27 знак., 21.07.2011 18:22)
        
        Не понял, а я что говорю обратное? Я говорю про подход. И совсем не обязательно, оказывается, ФИЗИЧЕСКИ представлять как работает схема, чтобы сконструировать ее. Dir(203 знак., 21.07.2011 18:27)
        
        Это дополнение, а не возражение. - rezident(21.07.2011 19:21)
        
        это пока на ограничения по констрейнам не наткнутся ))) Mahagam(37 знак., 21.07.2011 18:35)
        
        Не, программист более "жирный" кристалл возьмет :))) - rezident(21.07.2011 18:42)
        
        а кто ж ему даст со спартана на виртекс скакнуть, или с циклона на стратикс? ))) Mahagam(123 знак., 21.07.2011 18:48)
        
        То бишь придется заниматься оптимизацией схемы. Но для этого нужно понимание ее. Или нет? (с) Bill. - rezident(21.07.2011 19:23)
        
        ИМХО, скорее нет. Dir(320 знак., 21.07.2011 19:35)
        
        много ли программистов думают про транспортные задержки? ))) - Mahagam(21.07.2011 19:59)
        
        Если задача это требуют, то думают. Куда деваться. RTOS же тоже кто-то программирует ;) - Dir(21.07.2011 20:04)
        
        У Ксайлинкса в ISE графический схемный редактор хреновый. Практически его нет. А разовую разработку без опыта все-таки лучше делать в нем (в Quartus). Быстрее освоите. Dir(98 знак., 20.07.2011 11:28)
        
        спасибо! а я слышал, что схемные редакторы - зло. Argon(99 знак., 20.07.2011 11:36)
        
        Зло, но привычное для схемотехников. Главное на них не зацикливаться в дальнейшем ;) - Dir(20.07.2011 11:38)
        
        Да. CPLD проще микроконтроллеров. - Лeoнид Ивaнoвич(20.07.2011 00:39)

ARM, RISC-V контроллеры