caxapa.ru :: Камни весьма и весьма интересные. Но архитектура довольно нестандартная

Evgeny_CD, Архитектор (27.09.2013 22:27, просмотров: 60) ответил MBedder на ADSP-CM40xF: ARM Cortex M4 240 MHz Mixed-Signal Control Processors with High Precision 16 bit ADCs in 14x14mm 120/24x24mm 176 lead LQFP -->

Камни весьма и весьма интересные. Но архитектура довольно нестандартная Integrated Flash. This contains the 2M byte flash memory space interfaced via the SPI2 port of the processor. This memory space contains the application instructions and literal (constant) data. Reads from flash memory are directly cached via internal code cache. Direct memory-mapped reads are permitted via SPI memory-mapped protocol. * FLASH 54 Мгц на чтение. QSPI или нет - не понял. * Trigger Routing Unit (TRU) - ивент система * DMA 17 обычных и 2 или 4 (толком не понял) mem-mem В общем, сильно необычно в части FLASH для кода...

Ответить

- Ну не зря же им префикс присвоили ADSP, а не ADUC. Значит отнесли к линейке DSP, а не МК. У Блэкфинов с флэш (с F после номера: ADSP-BF504F и т.д.) это стандартная архитектура. - Dir(01.10.2013 09:57)
  - При просмотре описания у меня сложилось впечатление похожести подхода в части FLASH на BF. - Evgeny_CD(01.10.2013 11:23)
- В двухчиповом исполнении вполне логичная архитектура (предполагаю флэш сторонняя). Прозрачное чтение - необычно но полностью вписывается в архитектуру. Для программиста: обработчики прерываний положить в срам, числодробильные функции туда же а 3m(185 знак., 30.09.2013 20:11)
  - Не успел толком выкурить доку - он точно двухчиповый? - Evgeny_CD(30.09.2013 21:54)
    - Я тоже доку не курил. Просто такая архитектура естественна для двухчипового решения. - 3m(30.09.2013 23:01)
      - Согласен! Но доказательства пока нет. Может, им было проще купить IP сериальной памяти и "запостить" его в кремний. Судя по тактовым, там техпроцесс 65 нм, а NOR FLASH по такой технологии мало у кого есть. - Evgeny_CD(30.09.2013 23:03)
        
        В некоторых документах явно сказано, что это SiP. До 2М Quad SPI Flash (скорость 100MHz) внутри ADSP-CM40x корпуса. PIC32(189 знак., 01.10.2013 00:46)
        
        Да, SIP. Насчет 100Мгц - она для всех команд, кроме чтения, как я понял. Для чтения 52 Мгц. За документ спасибо! - Evgeny_CD(01.10.2013 11:28)
        
        ADSP-CM40x internal SPI flash reads can occur at throughputs as high as 50 MBytes/second. 100 MHz * 4 / 8 = 50 MBytes/sec. Точнее - 34.50, т.к. есть аномалия :), которая накладывает 70% ограничение на теор. производительность. Внешняя QSPI память PIC32(32 знак., 01.10.2013 12:09)
        
        Спасибо! Все прояснилось. А полный список "аномалий" есть? - Evgeny_CD(01.10.2013 13:21)

ARM, RISC-V контроллеры