caxapa.ru :: В двухчиповом исполнении вполне логичная архитектура (предполагаю флэш сторонняя). Прозрачное чтение - необычно но полностью вписывается в архитектуру. Для программиста: обработчики прерываний положить в срам, числодробильные функции туда же а

3m (30.09.2013 20:11, просмотров: 89) ответил Evgeny_CD на Камни весьма и весьма интересные. Но архитектура довольно нестандартная

В двухчиповом исполнении вполне логичная архитектура (предполагаю флэш сторонняя). Прозрачное чтение - необычно но полностью вписывается в архитектуру. Для программиста: обработчики прерываний положить в срам, числодробильные функции туда же а свистелки-перделки с рюшечками будут неторопливо исполняться из SPI флэшку. С внешней QSPI флэшкой было бы еще вкуснее. Защиту кода легко сделать прошиваемыми в чип ключами шифрования.

Ответить

- Не успел толком выкурить доку - он точно двухчиповый? - Evgeny_CD(30.09.2013 21:54)
  - Я тоже доку не курил. Просто такая архитектура естественна для двухчипового решения. - 3m(30.09.2013 23:01)
    - Согласен! Но доказательства пока нет. Может, им было проще купить IP сериальной памяти и "запостить" его в кремний. Судя по тактовым, там техпроцесс 65 нм, а NOR FLASH по такой технологии мало у кого есть. - Evgeny_CD(30.09.2013 23:03)
      - В некоторых документах явно сказано, что это SiP. До 2М Quad SPI Flash (скорость 100MHz) внутри ADSP-CM40x корпуса. PIC32(189 знак., 01.10.2013 00:46)
        
        Да, SIP. Насчет 100Мгц - она для всех команд, кроме чтения, как я понял. Для чтения 52 Мгц. За документ спасибо! - Evgeny_CD(01.10.2013 11:28)
        
        ADSP-CM40x internal SPI flash reads can occur at throughputs as high as 50 MBytes/second. 100 MHz * 4 / 8 = 50 MBytes/sec. Точнее - 34.50, т.к. есть аномалия :), которая накладывает 70% ограничение на теор. производительность. Внешняя QSPI память PIC32(32 знак., 01.10.2013 12:09)
        
        Спасибо! Все прояснилось. А полный список "аномалий" есть? - Evgeny_CD(01.10.2013 13:21)

ARM, RISC-V контроллеры