caxapa.ru :: Можешь глянуть в сторону микрочипа. Например за 50 центов PIC10F322. Если мало ног, то есть большие братья.

Shatun_ (21.08.2015 10:53, просмотров: 153) ответил my504 на Подскажите пожалуйста контроллер, в котором есть минимум 16 разрядный АСИНХРОННЫЙ счетчик с Output Compare. Нужно получить асинхронный целочисленный делитель для PLL, а ставить только ради этого CPLD страсть как не хочется. Страдает бюджет изделия

Можешь глянуть в сторону микрочипа. Например за 50 центов PIC10F322. Если мало ног, то есть большие братья. • Configurable Logic Cell (CLC): - 8 selectable input source signals - Two inputs per module - Software selectable logic functions including: AND/OR/XOR/D Flop/D Latch/SR/JK - External or internal inputs/outputs - Operation while in Sleep • Numerically Controlled Oscillator (NCO): - 20-bit accumulator - 16-bit increment - Linear frequency control - High-speed clock input - Selectable Output modes - Fixed Duty Cycle (FDC) - Pulse Frequency (PF) mode

Ответить

- Мы с Вами одинаково мыслим? :))) my504(536 знак., 21.08.2015 11:17)
  - По ссылке можно хоть PIC16F18877 - 4KB RAM 56KB FLASH 256B EEPROM 40pin. Ну или попроще под задачу. А если и этого мало, то тогда, да, как сам и написал. - Shatun_(21.08.2015 11:31, ссылка)
  - А если соединить асинхроный 8-ик с 8 битным таймером последовательно. - ilyaul(21.08.2015 11:29)
    - Это как? Не понял. - my504(21.08.2015 11:40)
      - Выход OCR одного на вход Tn другого - ilyaul(21.08.2015 14:56)
        
        Так уже выход будет синхронным. Проблема как раз в этом. После биений входной частоты и тактового МК придется долго делить, чтобы размыть полученный джиттер. - my504(21.08.2015 14:59)
        
        Судя по всему вот в этой линейке ilyaul(128 знак., 21.08.2015 15:22)
        
        Это вряд ли. Все таймеры с OC выходами строго синхронные. Асинхронен только TMR1, но у него нет выхода. Только прерывание, то есть опять синхронизм. - my504(21.08.2015 17:24, картинка)
        
        Ну, зачем эти сложности, аж, дспик целый. tiny 24/44/84. Таймер T1 - тупо программируемый делитель. Внешний вход T1, выходы ОС1А и ОС1В могут менять состояние на противоположное при совпадении. Внимательно читайте эрраты, у некоторых из них при Ациль Шифер(112 знак., 21.08.2015 19:27 - 19:39)
        
        Делителем Т1 конечно является, но вот РЕЗУЛЬТАТ этого деления мы сможем поиметь на пине ОС лишь после его переноса через D-триггер, который и является СИНХРОНИЗАТОРОМ с системной частотой контроллера. my504(22.08.2015 16:01)
        
        И, там так подключено? - Ациль Шифер(22.08.2015 18:31)
        
        Как там подключено я привел. Это фрагмент даташита. Полагаю, что даташиту можно верить. - my504(23.08.2015 01:16)
        
        Вот и у XMega, похоже, так же ситуация. Асинхронный захват вроде бы есть, но использовать его можно только на вызов прерывания. - Ксения(21.08.2015 18:00, картинка)
        
        Ну это как бы естественно, потому что сам OC будет конфликтовать с асинхронным таймером в такой архитектуре. Вместо ШИМа будет непредсказуемая каша на фронтах переключения счетчика. Захват, кстати тоже на самом деле осуществляется не по самому my504(58 знак., 21.08.2015 18:05 - 18:07)
        
        Это не важно. Пусть бы событие (импульс) было зафиксировано асинхронно, а ассоциированное с ним действие происходило бы при следующем такте. Тогда можно было бы считать импульсы с частотой почти доходящей до частоты синхронизации. А при синхронной Ксения(77 знак., 21.08.2015 18:14)
        
        Ну так оно так и происходит. Событие взводит триггер, выход которого стробирует такт захвата. То есть захват осуществляется ближайшим тактом контроллера/счетчика (ну не совсем ближайшим, а тем, который эти захваты генерирует). - my504(21.08.2015 18:24)
        
        А у меня так не получается :(. Событие фиксируется только тогда, когда в моменты первого и последующего стробов обнаружено изменение уровней. Но не замечает, если изменение уровня происходит во внутритактовом промежутке. - Ксения(21.08.2015 19:38)
        
        А почему Вы назвали этот захват (или счетчик) асинхронным? - my504(22.08.2015 07:09 - 07:14)
        
        Потому что в мануале на картинке так написано: "Asynchronous sensing" => Ксения(287 знак., 22.08.2015 12:24, картинка)
        
        Для счета импульсов или все таки захвата таймера? my504(577 знак., 22.08.2015 15:35)
        
        Скорее для счета, но не это важно. Хотелось бы, чтобы таймер мог инкрементировать свой счетчик от внешнего импульса с тактовой частотой, т.е. на каждом такте. И теорема Котельникова тут ни при чем, поскольку таймер не АЦП. Т.е. если бы таймер Ксения(1058 знак., 22.08.2015 22:31)
        
        Я этого не говорил. Асинхронный счетчик В ЛЮБОМ контроллере работает как ему и положено - асинхронно, то есть тупо по входной частоте без оглядки на тактирование контроллера. И частота счета в этом случае ограничена даташитом, КАК ПРАВИЛО, заметно my504(450 знак., 23.08.2015 01:26)
        
        А по INT? - ilyaul(22.08.2015 01:12)
        
        А по INT не успеть. Какие могут быть прерывания, если частота следования импульсов близка к рабочей? Ксения(256 знак., 22.08.2015 02:07)
        
        Можно пересинхронизовать по правильному фронту внешним триггером. - SciFi(21.08.2015 17:42)
        
        Кстати мысль. Спасибо. :) - my504(21.08.2015 17:51)
        
        Ога. Только тогда вместо джиттера будет суперджиттер :)) - MBedder(21.08.2015 17:54)
        
        Возможно. Если новая синхронизация будет перескакивать через период. - my504(21.08.2015 18:00)
        
        Хотел бы я увидеть условия, когда она НЕ БУДЕТ перескакивать :)) - MBedder(21.08.2015 18:05)
        
        Возможно Вы правы. Коэффициент деления слишком велик. - my504(21.08.2015 18:08)
        
        Не понимаю, почему бы не тактировать МК от твоей ЧМ? - MBedder(21.08.2015 17:41)
        
        Так выше уже был описан такой вариант. Но это требует отдельного второго контроллера. Хотя и не проблема, но чисто эстетически хотел сделать в одном. Там второй будет формировать цифровую ЧМ для опорных 50 кГц. Причем синусоидальную (с учетом my504(175 знак., 21.08.2015 17:49)
        
        А зачем второй-то тогда - делай все на единственном, подумаешь - не будет он синхронным - MBedder(21.08.2015 17:52)
        
        Не понял? Это как? Есть ДВА КАНАЛА. На одном создается цифровая эталонная ЧМ с несущей 50 кГц и с довольно грязным синусом в модуляции. my504(325 знак., 21.08.2015 17:58)
        
        Тогда МК+DDS - проще не придумать - MBedder(21.08.2015 18:05)
        
        Хотелось бы дешевле 10 долларов за весь узел. А ДДСы сами по себе столько стоят. Я слегка посмотрел у андевайсов. - my504(21.08.2015 18:10)
        
        У них же есть и контроллеры со встроенным DDS --> - MBedder(21.08.2015 21:01, ссылка)

Микроконтроллеры