Микроконтроллеры

а он реально применяется? или только для студентов? И только в DIPе, или уже пакуют в QFP? (в интернетах забанили лень смотреть) когда он только вышел, был довольно интересной (оригинально скорее) железкой. Сейчас уже смотрится довольно куце http://roboforum.r …topic6690.html?style=9 гораздо интереснее был бы какой-нить форт-процессор (аппаратный есс-но) RISС, 1-2 такта на команду, с тактом в пару-тройку сотен мегагерц (а может и выше) и шиной на внешнее ОЗУ, как минимум 20-ти разрядной, но можно и поболее :)) Из периферии - только самое необходимое: - полностью переназначаемые (remap) IO (максимум портов, в соответствии с "упаковкой") - SPI/UAR/I2C (по паре каждого, как минимум) - таймеры 16/32 бит с парными регистрами сравнения - штук 10 - программируемый контроллер прерываний (приоритеты) - DMA с каналами к интерфейсам ну как-то всё вроде (остальное можно купить/прикрутить внешнее) а вообще я был бы счастлив, если была бы XMEGA со всей её периферией и "фичами", с флешем под мегабайт (можно даже и меньше:), SRAM пожирнее (256-1024 Кило :)), максимальным тактом в 200МГц, и возможностью исполнения кода прямо из RAM :)) А главное - с гарантией выпуска лет тридцать, как минимум :) немного развиваю тему исполнения кода из RAM, напросилась архитектура с двумя ядрами ,оба примерно сопоставимого быстродействия (RISC/ 1-2 такта на команду :)), и с общей памятью данных. К примеру "гарвард" ещё и с доступом к внешней памяти (на "всякий", если встроенной памяти не хватит для данных. и , чтобы засылать туда программный код для второго ядра) + "фон-нейман" с возможностью передачи управления в код из SRAM (где ещё и общая для обеих ядер память данных) т.о. оба ядра могут молотить параллельные вычисления с общими данными, "гарвард" может "на лету" программировать второе ядро несколько сумбурно, но мысль понятна по-моему (дальше думать лень. Пишу программу, однако :((