ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
14 марта
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
736220 Топик полностью
=AlexD= (14.02.2017 07:26, просмотров: 866) ответил Ксения на Специально для вас (раз уж вы проявляете к этому живой интерес) популярно поясню ситуацию с разными AVX-ами, т.к. статьи написаны так, что в пору запутаться в терминологии:
однако на физическом уровне это фикция - старшие и младшие половинки ymm-регистров обслуживаются по очереди - тут у вас явно какое-то недопонимание Нет никакой обработки "половинок по очереди". В Ризен процессорные ядра содержат два 128битных FPU устройства. Но(!) они могут объединяться в одно 256битное FPU, если тому нужно запустить команду AVX256 (ymm). Два 128битных FPU как-раз достаточно для исполнения таких инструкций. Таким образом инструкции с xmm могут исполняться по две за такт, а ymm - по одной.
Это моё личное предвзятое мнение. Любое совпадение с реальностью является случайным и непреднамеренным.
Ответить