caxapa.ru :: Системный архитектор мамой клянется, что сделает лучше TI/Infineon, которые на этих ваших ШИМах уже второе десятилетие шишки набивают?

lloyd (20.05.2018 18:47, просмотров: 511) ответил Evgeny_CD на Вот именно поэтому я считаю, что сколь-нибудь ответственные вещи такого класса надо делать на FPGA. + процессорное ядро.

Системный архитектор мамой клянется, что сделает лучше TI/Infineon, которые на этих ваших ШИМах уже второе десятилетие шишки набивают?

Ответить

- Насчет мамы - не люблю такие обороты речи, в остальном - да. Evgeny_CD(963 знак., 20.05.2018 19:01 - 19:05)
  - > вот стоит чуть отойти от канона lloyd(1697 знак., 20.05.2018 19:15)
    - 1) Пропадание тактовой мониторится во всех современных адекватных MCU, Nuvoton - не исключение 2) очень многие современные FPGA умеют в фоне считать CRC загруженной конфигурации и сравнивать с эталоном 3) ProASIC3 имеет очень низкую вероятность Evgeny_CD(376 знак., 20.05.2018 19:54)
      - Моя позиция, в основном, - если можно обойтись одной микросхемой вместо десятка - лучшей обойтись одной. lloyd(353 знак., 20.05.2018 20:01)
        
        SmartFusion и SmartFusion2 -> CM3 + FLASH FPGA были и есть, но мелкие варианты в QFP там, похоже, отменили, а BGA484 да, в силу ставить довольно странно. Но почему бы и не отбросить предрассудки? - Evgeny_CD(20.05.2018 20:27, ссылка)
        
        Но в CM3 нет плавучки, а это плохо. - Evgeny_CD(20.05.2018 20:28)
  - Собственно фишка даже в АЦП. Сколько их надо - сильно зависит от проекта. Производитель MCU не может угадать - то ли 2 поставить, то ли 4 но по 8 бит. А так я могу поставить любые и сколько надо, а не решать задачу "как одним АЦП померить 10 Evgeny_CD(30 знак., 20.05.2018 19:08)
    - Тут я согласен с Евегением. Ограничения в возможностях выборки аналоговых значений были одними из самых важных, сильно влиявших на весь ход проекта. Nikolay_Po(309 знак., 20.05.2018 19:31)

Программируемая логика и ЦОС