Evgeny_CD, Архитектор (21.01.2021 18:13, просмотров: 551) ответил LightElf на Двухядерный Cortex-M0. Чем-то особо интересен?-
- Немного обсудил на Электрониксе. Кэш 16кБ на оба ядра. Но типа критический код следует кидать в ОЗУ, а не исполнять его из внешнего флеша. В общем, сравнивать это сооружение с МК имеющими внутренний флеш и широкую шину чтения из него можно весьма условно. Все зависит от задач. - my504(24.01.2021 18:05)
- Дрыгать на 133 МГц ногами - не факт. Тут дело не в однотактности, а
в физике порта. Это уже территория LVDS. - my504(24.01.2021 05:09)
- физика позволяет дёргать без LVDS куда быстрее. там и 400MHz - не
проблема. - Mahagam(24.01.2021 11:03)
- Ну как не проблема? Можно генерить сигналы LTE в эфире ногодрыгом.
Не баг, а фича? - SciFi(24.01.2021 11:07)
- про LTE не знаю, а ногой плисины я генерил в диапазоне FM вполне
себе сносный сигнал, в качестве передающей антенны проводок в 20
см, и на расстоянии метров десяти телефон ловил на встроенное радио
весьма чистую синусоиду. - Mahagam(24.01.2021 11:11)
- Какая связь между генерацией FM-диапазона и работой порта с
вменяемыми фронтами на частоте 133 МГц с амплитудой 3,3 В на
реальную нагрузку пина? Синусоиду порт на 133 МГц может и
сформирует, но не более того. Впрочем, в даташите на RP2040 нет ни
слова о временнЫх параметрах GPIO, что кагбэ намекаэ нам о том, что
все разногласия по этому поводу решаются на уровне Pico IDE.
Вангую, что там не будет ничего про 1...2 наносекунды фронтов. - my504(24.01.2021 12:05)
- там чип 40nm. даже 65nm умеет легко работать на 400MHz и выше. - Mahagam(24.01.2021 12:33)
- Для формирования ФРОНТОВ в 1...2 нс на пинах с
втекающими/вытекающими токами до 4 мА с вменяемыми токами
потребления чипа в целом, требуются скорости переключения
транзисторов заметно более 1 ГГц. Возможность работать на частоте
133 МГц внутри чипа не означает возможности работы с такой частотой
"на вынос". my504(183 знак., 24.01.2021 13:06)
- 133 МГц - ограничение дизайна Cortex-M0+. По той же технологии Cortex-A* 1+ GHz ненапрягаясь. Так что частота единичного усиления у транзюков там много ГГц. - Evgeny_CD(04.02.2021 12:49)
- Как же тогда интерфейс DDR3‑2400 работал на частоте 1200 МГц ? Xaoc(519 знак., 24.01.2021 13:22,
, ссылка)
- Полагаю, что через LVDS... ))) Со всеми вытекающими для топологии
требованиями. Я ни разу не утверждал, что нельзя вывести наружу
фронт в 1...2 нс. Я утверждал, что это проблема для GPIO. А дифпара
с нормированным волновым сопротивлением по всей длине и с
подключением точка-точка (коэффициент разветвления равен 1), а так
же низким напряжением в линии - это решенный вопрос. - my504(24.01.2021 17:57)
- Насмешили.. :) Какой ещё LVDS? Память DDR3 отродясь работала с
сигналами в стандарте SSTL. Xaoc(395 знак., 24.01.2021 18:51, )
- В любом случае это регулярная линия с нормированным волновым
сопротивлением и с топологией точка-точка. - my504(24.01.2021 18:59)
- Опять не угадали.. Нет там никакой "топологии точка-точка". :)
Продолжайте гадать.. :) - Xaoc(24.01.2021 19:08, )
- Чудес не бывает. Любой шлейф в линии - это отражение. Спектр
определяется не частотой, а длительностью фронта. Причем волновая
длина определяется с учетом укорочения в диэлектрике печатной
платы. Резонансная длина шлейфа (ХХ превратится в КЗ и наоборот) с
учетом укорочения в FR4 на 1 ГГц - примерно 5 см. Включение в линию
нескольких корпусов не означает разветвления линии. Она нагружена
волновым сопротивлением на обеих концах и согласование на
нарушается. Однако, при my504(220 знак., 24.01.2021 20:44)
- Ну чего гадать то? Откройте схему на стандартный DDR3L SDRAM UDIMM
модуль и посмотрите, как там включены микросхемы DDR3 памяти. Xaoc(390 знак., 25.01.2021 12:19, , ссылка)
- Ну и что? Все линии терминированы на нагрузку с волновым сопротивлением. Чтобы работать на такие линии, нужно, чтобы выходной буфер смог работать хотя бы на 100 Ом (это еще реализуемо). 1,35 В/100 Ом= 13,5 мА на КАЖДУЮ линию. Память в обсуждаемом Pico стоит вплотную к чипу МК и для клоков 133 МГц можно не заморачиваться терминированием. Но пины работающие как GPIO с непонятной топологией вне платы не смогут работать с 1...2 нс фронтами без звона в полную амплитуду. 4мА с пина my504(71 знак., 25.01.2021 15:57)
- Ну чего гадать то? Откройте схему на стандартный DDR3L SDRAM UDIMM
модуль и посмотрите, как там включены микросхемы DDR3 памяти. Xaoc(390 знак., 25.01.2021 12:19,
- Чудес не бывает. Любой шлейф в линии - это отражение. Спектр
определяется не частотой, а длительностью фронта. Причем волновая
длина определяется с учетом укорочения в диэлектрике печатной
платы. Резонансная длина шлейфа (ХХ превратится в КЗ и наоборот) с
учетом укорочения в FR4 на 1 ГГц - примерно 5 см. Включение в линию
нескольких корпусов не означает разветвления линии. Она нагружена
волновым сопротивлением на обеих концах и согласование на
нарушается. Однако, при my504(220 знак., 24.01.2021 20:44)
- Опять не угадали.. Нет там никакой "топологии точка-точка". :)
Продолжайте гадать.. :) - Xaoc(24.01.2021 19:08,
- В любом случае это регулярная линия с нормированным волновым
сопротивлением и с топологией точка-точка. - my504(24.01.2021 18:59)
- Насмешили.. :) Какой ещё LVDS? Память DDR3 отродясь работала с
сигналами в стандарте SSTL. Xaoc(395 знак., 24.01.2021 18:51,
- Полагаю, что через LVDS... ))) Со всеми вытекающими для топологии
требованиями. Я ни разу не утверждал, что нельзя вывести наружу
фронт в 1...2 нс. Я утверждал, что это проблема для GPIO. А дифпара
с нормированным волновым сопротивлением по всей длине и с
подключением точка-точка (коэффициент разветвления равен 1), а так
же низким напряжением в линии - это решенный вопрос. - my504(24.01.2021 17:57)
- да блин. Spartan-6. 65nm. внутри PLL и делители умеют фигачить на
1.4GHz. ноги на 1.8 вольта умеют в скорость 800Mb/s DDR2. это
значит, что фронты там существенно короче чем 1ns. (но на 1.8
вольта). - Mahagam(24.01.2021 13:21)
- Выше ответил. Дьявол в деталях. - my504(24.01.2021 18:00)
- Для формирования ФРОНТОВ в 1...2 нс на пинах с
втекающими/вытекающими токами до 4 мА с вменяемыми токами
потребления чипа в целом, требуются скорости переключения
транзисторов заметно более 1 ГГц. Возможность работать на частоте
133 МГц внутри чипа не означает возможности работы с такой частотой
"на вынос". my504(183 знак., 24.01.2021 13:06)
- там чип 40nm. даже 65nm умеет легко работать на 400MHz и выше. - Mahagam(24.01.2021 12:33)
- Какая связь между генерацией FM-диапазона и работой порта с
вменяемыми фронтами на частоте 133 МГц с амплитудой 3,3 В на
реальную нагрузку пина? Синусоиду порт на 133 МГц может и
сформирует, но не более того. Впрочем, в даташите на RP2040 нет ни
слова о временнЫх параметрах GPIO, что кагбэ намекаэ нам о том, что
все разногласия по этому поводу решаются на уровне Pico IDE.
Вангую, что там не будет ничего про 1...2 наносекунды фронтов. - my504(24.01.2021 12:05)
- про LTE не знаю, а ногой плисины я генерил в диапазоне FM вполне
себе сносный сигнал, в качестве передающей антенны проводок в 20
см, и на расстоянии метров десяти телефон ловил на встроенное радио
весьма чистую синусоиду. - Mahagam(24.01.2021 11:11)
- Ну как не проблема? Можно генерить сигналы LTE в эфире ногодрыгом.
Не баг, а фича? - SciFi(24.01.2021 11:07)
- физика позволяет дёргать без LVDS куда быстрее. там и 400MHz - не
проблема. - Mahagam(24.01.2021 11:03)
- Там в обсуждении предполагают для микропитона типа... sav6622(39 знак., 21.01.2021 18:38)
- На оф. сайте микропитон и C/C++ SDK заявлены. И гадать нечего. - Evgeny_CD(21.01.2021 19:22)
- Вообще редкие дебилы. Cellular SDRAM было сложно заложить (пины для
этого)? - Evgeny_CD(21.01.2021 18:22)
- Все равно оптом наверняка будет не купить. - s_h_e(21.01.2021 18:27)
- Это вопрос второго плана. FLASH на кристалл вкрячивать не стали
ради экономии. Ок. Но заложить HyperBus, Cellular SDRAM или что-то
подобное, в первую очередь для кода, кардинально изменило бы
возможности чипа. И даже в форм-факторе QFN остались бы. - Evgeny_CD(21.01.2021 19:20)
- При их 4 бакса я лучше применю (уже со склада, привезено и
растаможено, чего нет там) как просто проц - ESP32-PICO-D4 - $3.3
розница или ESP32-WROOM-32D за $4 c 16 мегами на борту. радиочасть
- бонусом. - CADiLO(21.01.2021 19:44)
- Еще раз. Там FLASH QSPI. Скорость исполнения кода будет "не очень".
Cortex-M0 не имеет заточки под кеширование, внешнее (для
процессора) кеширование на шине будет иметь сомнительную
эффективность. - Evgeny_CD(21.01.2021 23:41)
- Там 256к ОЗУ. Можно сделать загружаемые
оверлеи"программы". Ну как в досе было. - fk0(22.01.2021 00:35)- Некоторые уже проинтуичили. - Evgeny_CD(22.01.2021 00:38, ссылка)
- Господи, да куда же все спешат? Вот я только сегодня устройство разработал, где у меня почти такое чудо даже с похожим набором выводов заложено. Только работать у меня будет на 8МГц. И на меньшей тактовой успело бы - но чтобы меньшую получить, надо будет потратиться, так что спать будет больше :) Вот только выходит у нас дороже 4 баксов (!), вот как с ними бороться :( . Хоть в изделие их закладуй :( - symbions(22.01.2021 00:17)
- Там 256к ОЗУ. Можно сделать загружаемые
- Еще раз. Там FLASH QSPI. Скорость исполнения кода будет "не очень".
Cortex-M0 не имеет заточки под кеширование, внешнее (для
процессора) кеширование на шине будет иметь сомнительную
эффективность. - Evgeny_CD(21.01.2021 23:41)
- При их 4 бакса я лучше применю (уже со склада, привезено и
растаможено, чего нет там) как просто проц - ESP32-PICO-D4 - $3.3
розница или ESP32-WROOM-32D за $4 c 16 мегами на борту. радиочасть
- бонусом. - CADiLO(21.01.2021 19:44)
- Это вопрос второго плана. FLASH на кристалл вкрячивать не стали
ради экономии. Ок. Но заложить HyperBus, Cellular SDRAM или что-то
подобное, в первую очередь для кода, кардинально изменило бы
возможности чипа. И даже в форм-факторе QFN остались бы. - Evgeny_CD(21.01.2021 19:20)
- Все равно оптом наверняка будет не купить. - s_h_e(21.01.2021 18:27)