caxapa.ru :: у ксайлинса с РРС есть семейство, а альтера прикрыла ветку с АРМами - то есть не все так плохо с софт процами, имхо, гораздо гибчее система получается, что для ПЛИС главное

yes (14.07.2008 13:25, просмотров: 205) ответил Evgeny_CD на Догадались бы Xilinx|Altera сделать Spartan|Cyclone с этим ядром на кристале. Все-таки софтпроцы немало ресурсов отъедают. А так сделали бы ядро, флешак, а остальное - конструируй в свое удовольствие!

у ксайлинса с РРС есть семейство, а альтера прикрыла ветку с АРМами - то есть не все так плохо с софт процами, имхо, гораздо гибчее система получается, что для ПЛИС главное

Ответить

- Про виртексы по $70 со встроенным 405 процом я, конечно же, помню, но так-то оно не попадает пока в допустимый ценовой диапазон моих проектов. - Evgeny_CD(16.07.2008 08:47)
  - дак я о том же : жесткий проц - узкая специализация - малые партии - высокая цена; поэтому и расцвет софт процев - нужно мигнуть светодиодом - пикоблейз / какой-нибудь TCPIP - микроблейс / чего-то странного (f.e. 64бит FPU) - LEON и т.д. - yes(18.07.2008 17:32)
    - MCF547x/MCF548X, 300+ DMIPS, цена менее $40 в любом случае, имеющий набортный 1 тактовый FPU и PCI контроллер, вероятно все же более приятное "дополнение" к внешней FPGA, чем встроенный Leon. - Evgeny_CD(20.07.2008 21:50)
      - допустим, что нужна специфическая периферия (DSP, какие-то супер маршрутизаторы и т.п.), то есть без ПЛИС никак, а ставить внешний чип и плату большую делать - нет возможности... а LEON скорее всего не для 40$. кто-то ведь использует старшие V5... - yes(21.07.2008 13:27)
        
        Ну я уж не знаю. Старшие FPGA довольно большие кирпичи, к ним еще SDRAM и пр надо. На фоне всего этого MCF548x + пара DDR RAM - сущий пустяк по размерам. Хотя мысль в принципе понятна. - Evgeny_CD(21.07.2008 13:51)
        
        к слову: сделали два прототипа на FPGA (задачка - проверка всяких DSP алгоритмов в RT, прототипирование процессоров, имхо, баловство) один ПЛИС (V4 100) + QUICC + памяти и т.п., другой ПЛИС (V4 200). каких-то недостатков в вычислительной мощности (soft L yes(29 знак., 22.07.2008 13:45)
        
        Интересно, а сколько DMIPS удалось выдать от Soft LEON? - Evgeny_CD(22.07.2008 16:19)
        
        V4 без FPU ~90, с ~50. для спартана3 вдвое меньше. может я DMIPS-ы не правильно считаю - тестировал дхристонами, откалиброваными на 1МГц для АRМа. у SPARCа чуть побольше получается - yes(22.07.2008 18:41)
        
        Т.е. soft LEON сильно проигрывает "родным" софтпроцам. MicroBlaze вроде как под 100 DMIPS развивает на Spartan 3. - Evgeny_CD(22.07.2008 19:15)
        
        я специально не бенчмарил, но ходила статья (upd: нашел на сайте Гейслера), где сравнивались LEON, MICROBLAZE и какой-то опенсорсный RISC - у них получалось получше у LEONa все, кроме площади. У меня был прототип под АЗИК с большим кэшем, внешней шиной и yes(146 знак., 23.07.2008 17:58, ссылка)
        
        Блин, как же я завидую людям, который пишут такие правильные бумаги! Читаешь - все на месте, все понятно. По сути - да, афтары MicroBlaze недеццки напрягли свои извилины - так экономно разложили процессор по LE. Не хватает только NIOS-II (Altera) для Evgeny_CD(16 знак., 23.07.2008 20:05)
        
        У простого некэшированного STR91x показатель Dhrystone/s/MHz = 1733, это где-то в 1.2 раза лучше чем у LEON2. Кэшированный ARM будет быстрее LEON-а раза в полтора. AlexandrY(211 знак., 23.07.2008 21:37)
        
        ню-ню :), а кэшированного LEONа? в проекте, о котором я писал, у LEONa 2 64кБайта кэша (каждый 4-way true LRU), работает на частоте процессора (в коммерческом Т 280МГц). на некотрых задачках он делает PPC (QUICC), про ARM-ы не говорю. (у нас старые yes(84 знак., 24.07.2008 13:33)
        
        по поводу "чистой" науки : сравнивал на симуляторах ARM и SPARC(LEON), у леона на типовой задаче 1.3-1.5 раза быстрее - ему стек не надо алоцировать, а набор/времянка инструкций - одинаковый. - yes(24.07.2008 12:51)
        
        Во-во, симулятор и ставте вместо LEON-а. Я ж по мотивам вами же приведенной статьи сравнил. - AlexandrY(24.07.2008 15:59)
        
        в статье старый GPL-ный 5-ступенчатый, у нас "новый" LEON2 7-ступенчатый. и там дофига опций (параметров синтеза), вроде бы "перфоманс оптимайзед" нормально, но контроллер памяти там какой-то тормозной (наверно, опять же от GPL-ного). цифирь 1.3 - yes(336 знак., 24.07.2008 18:20)
        
        Скажем так, не все софтпроцы одинаково полезны. Одно дело PicoBlaze, который сидит и что-то там втихаря на всю свою 8 битную мощь делает. На встроенной ROM/RAM. Занимая при этом чуть ли не 120 LE + 1/2 блока блочной памяти под ROM кода. В другое дело Evgeny_CD(48 знак., 23.07.2008 21:48)
        
        Не думаю. Разработка софта процес гораздо более трудоемкий, чем доразводка внешнего uC. AlexandrY(267 знак., 23.07.2008 22:32)
        
        Хм... Вообще-то индианность обычно скрыта в недрах портируемого С кода и мало волнует. - Evgeny_CD(23.07.2008 23:33)
        
        Кстaти в RTEMS вам с индианностью придется столкнуться лоб в лоб. AlexandrY(216 знак., 27.07.2008 13:41)
        
        И это правильно!!! Evgeny_CD(217 знак., 27.07.2008 13:44)
        
        Нас услышали. Intel понял как надо делать правильную архитектуру. AlexandrY(50 знак., 24.07.2008 12:09, ссылка)
    - Чет не видно и не слышно героев пишущих под какой нить блейс. Где этот расцвет? - AlexandrY(18.07.2008 20:01)
      - сам блейсом не пользуюсь (прототипировал на ПЛИС ASIC с LEON-ом), но встречалось много софта для микроблейса - порты ОС, всякие стеки и т.п. - yes(21.07.2008 13:23)
    - ну и совсем нет смысла в ПЛИСину засовывать малопроизводительный (8/16 бит проц.), его и софт-аналог не много места займет, и сконфигурить под задачу легче. А про обратный подход - прицЫпляем к процу ПЛИС - трисценд или ПСОК - имхо, тоже yes(486 знак., 18.07.2008 17:41)
      - Вот если бы производители договорись, и сделали специальную embedded шину, чтобы к контроллерам плиски подцеплять, ваще полный кайф был бы. Evgeny_CD(389 знак., 20.07.2008 21:55)
        
        А может замутите свой проект - "embedded шина" под GPL? Хотя бы на уровне описания. А потом на ПЛИС макетировать? Или это не стоит выеденного яйца? Ruslan(20 знак., 23.07.2008 17:02)
        
        останется только уговорить производителей чипов сделать мосты шина ядра <-> "embedded шина" и вклеить их в свои поделки. - Mahagam(23.07.2008 18:19)
        
        Хотя бы поначалу для плисок, а глядишь через пару лет лет можно будет самим чипы выпекать. :) - Ruslan(24.07.2008 07:58)
        
        Да и для плисок может пригодится. - Ruslan(24.07.2008 07:59)
        
        И я серьезно. HDL'ить я не мастак, но спецификацию такой шины активно продумываю. - Evgeny_CD(23.07.2008 17:16)
        
        а чего-там договариваться - бери AMBA и лепи, но у чипа сразу на 150 ног больше - то есть фиг такой чип кто купит... - yes(21.07.2008 13:29)
        
        Аха, и в подключаемой FPGA 150 ног - сразу. Усе, идею можно закрывать. - Evgeny_CD(21.07.2008 13:50)
        
        это не так много для ПЛИС как кажется. и откуда число 150? уточнить можно? - Mahagam(22.07.2008 16:23)
        
        Плисы разные бывают. Интересующие лично меня в допустимом ценовом диапазоне макс TQFP144, пинов 110 макс у хороших семейств (Lattice и пр.). - Evgeny_CD(22.07.2008 22:41)
        
        и кстати, что Вы в Lattice такого нашли? ценник? - Mahagam(23.07.2008 12:03)
        
        Встроенный флешак, в том числе в плисинах с MAC. Баланс цены, пинов/полезных пинов. Архитектура внутри грамотная. Корок немало готовых есть. А вообще я не фанат фанатизма. Под каждый конкретный проект рассматриваю компоненты заново. - Evgeny_CD(23.07.2008 12:20)
        
        Из внутреннего флешака грузится за миллисекунды. Это позволяет делать батарейные устройства со спящим режимом и плисиной. Очень полезно для меня лично. - Evgeny_CD(23.07.2008 12:23)
        
        ну так и без сотни ног можно придумать как с плисиной связаться. всё ж зависит от необходимой скорости обмена и протоколов. вариантов и так тьма. Mahagam(418 знак., 23.07.2008 12:02)
        
        Довольно поверхностный взгляд. AlexandrY(1024 знак., 23.07.2008 16:41)
        
        осталось только резюме подвести: "для связи с FPGA остаётся только простое и надёжное ногодрыжество" Mahagam(813 знак., 23.07.2008 18:18)
        
        Не, я тему вижу по другому. AlexandrY(523 знак., 23.07.2008 19:31)
        
        хе. так сложность будет расти геометрически. Mahagam(302 знак., 24.07.2008 12:49)
        
        Или тему произвольной периферии - таймера там какого спецЫфЫцЫского, или PWM особо хитрозадого. Есть отлаженное ядро, для которого у тебя все готово, и "по месту" прикручиваешь FPGA под конкретную задачу. - Evgeny_CD(23.07.2008 19:35)
        
        +1. Именно! Не так там все просто в реале. - Evgeny_CD(23.07.2008 17:17)
        
        Вроде как число сигналов AMBA. - Evgeny_CD(22.07.2008 22:40)
        
        Ну вообще есть такая шина во многих дсп от TI - VLYNQ, специально для подобных вещей сделанa. Но закрыта и только у TI. AD(172 знак., 21.07.2008 00:01)
        
        Вот! Вот такого и хочется. Но чтобы GPL было :) - Evgeny_CD(21.07.2008 13:21)
        
        GPL -- сосет. - bialix_(21.07.2008 17:18)
      - Было желание FPSlic-ом заняться, но, епть, среда для ФПГАшной части такая убого-глюкавая, что пилюнул. Квартус и Астудия по отдельности гораздо лучше. ;О) - mse(18.07.2008 17:50)
  - это какие? вторые-про? - Mahagam(16.07.2008 13:33)
    - Не то второй, не то третий - не помню. Самый мелкий со встроенным PPC. - Evgeny_CD(17.07.2008 13:47)
      - самый мелкий - это скорее всего виртекс-2 про, на сегодня это уже какашка по всем параметрам, ибо техпроцесс старый. лучше тогда атмеловский арм присобачить, тот, у которого амба-шина наружу вытащена. вот уж где поле для экспериментов. - Mahagam(17.07.2008 15:28)
  - Ты прям с перрона вещаешь? - General(16.07.2008 09:10)
    - Поезд пришел в Мск в 7:00. Так что 8:47 я даже позавтракать успел. - Evgeny_CD(16.07.2008 09:34)
    - стоя на броневике :) "тавагищи, скажем НЕТ такой партии догогих процессогов..." - POV(16.07.2008 09:19)

Средства и методы разработки