-
- Synopsys типа вообще отец-основатель SystemC, но упоминаний о прямой поддержке синтеза SystemC -> FPGA не нашел. -> - Evgeny_CD(23.12.2010 14:15, ссылка)
- Менторовский Catapult C заявлен как поддерживающий SystemC ->. Это уже обнадеживает! --> педивикия - Evgeny_CD(23.12.2010 14:12, ссылка, ссылка)
- Дальнейшее развитие идей по SystemC - SystemC-ams. -> Смешанное поделирование всего на свете. Вложена мегапрезентация, которая что-тио поясняет. Evgeny_CD(23.12.2010 11:41, ссылка)
- верилог-А тоже существует. - Mahagam(23.12.2010 11:52)
- Теперь осталось понять - насколько эффективно из SystemC имующиеся тулзы будут синтезировать код для FPGA. - Evgeny_CD(23.12.2010 12:03)
- насколько мне известно - лучшие верилог/системверилог синтезаторы под FPGA - это synplify от синопсиса, да precision от ментора. в квартусе синтезатор говорят хорош собой. а вот xst от хилый - тупая какашка. а чем системЦе синтезировать - понятия Mahagam(9 знак., 23.12.2010 12:11)
- precision - говно :). ну я для хилых и для латтиса пишу на SV и никаких проблем не испытываю - synplify рулит - ыыыы(23.12.2010 14:26, )
- А стоит использовать synplify для роботы с альтерой? Есть какие то выгоды по сравнению с квартусом? - Ruslan(23.12.2010 14:33)
- precision - говно :). ну я для хилых и для латтиса пишу на SV и никаких проблем не испытываю - synplify рулит - ыыыы(23.12.2010 14:26, )
- насколько мне известно - лучшие верилог/системверилог синтезаторы под FPGA - это synplify от синопсиса, да precision от ментора. в квартусе синтезатор говорят хорош собой. а вот xst от хилый - тупая какашка. а чем системЦе синтезировать - понятия Mahagam(9 знак., 23.12.2010 12:11)
- Теперь осталось понять - насколько эффективно из SystemC имующиеся тулзы будут синтезировать код для FPGA. - Evgeny_CD(23.12.2010 12:03)
- верилог-А тоже существует. - Mahagam(23.12.2010 11:52)
- Русскоязычный ресурс по SystemC -> - Evgeny_CD(23.12.2010 11:34, ссылка)
- ну вы и америки открывать! :> пните des00 на электрониксе - он вам все расскажет - Snaky(23.12.2010 01:56)
- Некая папира по AutoPilot - одна из тулзов компании AutoESL. Вероятно, это такой удачный пример, но показано, как при помощи FPGA натянуть DSP 36 раз. Evgeny_CD(22.12.2010 22:03 - 22:06)
- Два файла, вкурив которые, я что-то начал понимать. То, что лежит на сайте, и что я назвал "симулятором" - это на самом деле некая мегалиба, которая средствами С++ задает набор стандартных примитивов, позволяющих описывать на поведенческом Evgeny_CD(625 знак., 22.12.2010 21:52 - 22:00)
- В общем, похоже, что ради SystemC и стоит хорошо освоить C++ :) - Evgeny_CD(22.12.2010 22:25)
- полезно. продвинутые юзера пользуют (например мы :). единственно, что ее убрали из хардваре-дескрипшин ленгвич в систем-дискрипшин ленгвич (а в 2005 году DC синтезил системсишные описания). сейчас поддерживается во всяких платформ-верификаторах - ыыыы(326 знак., 22.12.2010 21:07, )
- Для тупых - DC - что это? - Evgeny_CD(22.12.2010 21:41)
- А System Verilog <-> SystemC в чем достоинства и недостатки каждого? - Evgeny_CD(22.12.2010 21:19)
- просто я написал уже SC - system level, SV - hardware verification. у синопсиса можно посмотретьSC ыыыы(299 знак., 23.12.2010 14:20, )
- Поставим задачу по другому. На чем лучше всего сделать так: Evgeny_CD(873 знак., 22.12.2010 21:36)
- маркетинг рулит, ну кому из софтописателей нужен БЕСПЛАТНЫЙ, БЫСТРЫЙ и более простой инструмент? кто тогда бабки за квесту, vcs или ius будет платить? поэтому зажалиDC это Design Compiler от синопсиса - стандарт де факто по синтезу микросхемпо ыыыы(1034 знак., 23.12.2010 14:05, )
- "а SV это что-то типа джавы со сборщиками мусора" - жесть! - Mahagam(23.12.2010 14:52)
- раскладка между FPGA и процом - это вроде дело системСи. задрачивать на скорость - верилог и системверилог. Mahagam(562 знак., 23.12.2010 11:51)
- Для меня важно разделить стадии. 1) приниятие принципиального решения о том или ином функционале на FPGA. Причем осознанного принятие решения 2) распараллеливание разработки HW и SW. Чтобы SW программеры работали с моделью HW, пока HW кодеры Evgeny_CD(155 знак., 23.12.2010 11:56)
- для этого надо банально представлять возможности каждой из сторон. что плисины, что проца. тогда разделение задач выходит на самом раннем этапе. Mahagam(191 знак., 23.12.2010 12:01)
- Для меня важно разделить стадии. 1) приниятие принципиального решения о том или ином функционале на FPGA. Причем осознанного принятие решения 2) распараллеливание разработки HW и SW. Чтобы SW программеры работали с моделью HW, пока HW кодеры Evgeny_CD(155 знак., 23.12.2010 11:56)
- маркетинг рулит, ну кому из софтописателей нужен БЕСПЛАТНЫЙ, БЫСТРЫЙ и более простой инструмент? кто тогда бабки за квесту, vcs или ius будет платить? поэтому зажалиDC это Design Compiler от синопсиса - стандарт де факто по синтезу микросхемпо ыыыы(1034 знак., 23.12.2010 14:05, )
- у них немного назначение разнится. - Mahagam(22.12.2010 21:21)
- когда монстры типа ментора и каденса такое поддержат во всей красе, тогда и будет праздник на улице системси. а пока что только систем верилог. ибо при стоимости чипов важнее отладка и верификация, чем быстрота и простота говнокодинга. Mahagam(208 знак., 22.12.2010 20:58)
- расскажите об этом Стиву Джобсу :0. причем здесь квартус|айс? SV и SC это языки верификации прежде всего. то что при V->SV слегка поправили синтезируемое подмножество - это полная фигня, по сравнению с остальными изменениями - ыыыы(23.12.2010 14:13, )
- а стив жопс тут причём?? - Mahagam(23.12.2010 14:52)
- вряд ли он согласится с тем, что чип для нового айфона нужно 5 лет делать, а програмировать айфон начинать только когда макетку с этим чипом запаяют - ыыыы(23.12.2010 16:32, )
- ифон на 99% - это юзер-спейс софт. и его идеология, а не чипы. - Mahagam(23.12.2010 17:57)
- вряд ли он согласится с тем, что чип для нового айфона нужно 5 лет делать, а програмировать айфон начинать только когда макетку с этим чипом запаяют - ыыыы(23.12.2010 16:32, )
- а стив жопс тут причём?? - Mahagam(23.12.2010 14:52)
- расскажите об этом Стиву Джобсу :0. причем здесь квартус|айс? SV и SC это языки верификации прежде всего. то что при V->SV слегка поправили синтезируемое подмножество - это полная фигня, по сравнению с остальными изменениями - ыыыы(23.12.2010 14:13, )