caxapa.ru :: полезно. продвинутые юзера пользуют (например мы :). единственно, что ее убрали из хардваре-дескрипшин ленгвич в систем-дискрипшин ленгвич (а в 2005 году DC синтезил системсишные описания). сейчас поддерживается во всяких платформ-верификаторах -

ыыыы (22.12.2010 21:07, просмотров: 1) ответил Evgeny_CD на SystemC - что за штуковина, и насколько она полезна?

полезно. продвинутые юзера пользуют (например мы :). единственно, что ее убрали из хардваре-дескрипшин ленгвич в систем-дискрипшин ленгвич (а в 2005 году DC синтезил системсишные описания). сейчас поддерживается во всяких платформ-верификаторах - ну то есть если хочешь гуглофон на 3х гигагерцовом арме, которого пока нет в природе - можешь разрабатывать систему на системЦ (ну там искать шинные ботлнеки и т.п., есть куча тулзов у синопсисов/каденсов и мелких фирм - но я не пользовал, так как дорого и крякнутых нету - посмотреть взять порывался, но потом стало некогда)

- Для тупых - DC - что это? - Evgeny_CD(22.12.2010 21:41)
- А System Verilog <-> SystemC в чем достоинства и недостатки каждого? - Evgeny_CD(22.12.2010 21:19)
  - просто я написал уже SC - system level, SV - hardware verification. у синопсиса можно посмотретьSC ыыыы(299 знак., 23.12.2010 14:20, )
  - Поставим задачу по другому. На чем лучше всего сделать так: Evgeny_CD(873 знак., 22.12.2010 21:36)
    - маркетинг рулит, ну кому из софтописателей нужен БЕСПЛАТНЫЙ, БЫСТРЫЙ и более простой инструмент? кто тогда бабки за квесту, vcs или ius будет платить? поэтому зажалиDC это Design Compiler от синопсиса - стандарт де факто по синтезу микросхемпо ыыыы(1034 знак., 23.12.2010 14:05, )
      - "а SV это что-то типа джавы со сборщиками мусора" - жесть! - Mahagam(23.12.2010 14:52)
        
        а куда там деваются объекты, которые выходят из области видимости? если взять стандартную factory pattern - которые так любят в SV-шных методологиях это откуда пришло, из ассемблера?я пишу про верификацию в SV, объектно ориентированые методологии ыыыы(79 знак., 23.12.2010 16:30, )
    - раскладка между FPGA и процом - это вроде дело системСи. задрачивать на скорость - верилог и системверилог. Mahagam(562 знак., 23.12.2010 11:51)
      - Для меня важно разделить стадии. 1) приниятие принципиального решения о том или ином функционале на FPGA. Причем осознанного принятие решения 2) распараллеливание разработки HW и SW. Чтобы SW программеры работали с моделью HW, пока HW кодеры Evgeny_CD(155 знак., 23.12.2010 11:56)
        
        для этого надо банально представлять возможности каждой из сторон. что плисины, что проца. тогда разделение задач выходит на самом раннем этапе. Mahagam(191 знак., 23.12.2010 12:01)
  - у них немного назначение разнится. - Mahagam(22.12.2010 21:21)
    - Куль. Теперь для недогоняющих, типа меня, хорош бы понять, в чем их суть и назначение. Прежде, чем нырять в толстые буки. - Evgeny_CD(22.12.2010 21:28)

Программируемая логика и ЦОС