Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
12 июля

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Схемы, платы, компоненты

Леонид Иванович (26.04.2013 12:34, просмотров: 19243)

Осваиваю потихоньку PCAD2006. Как правильно создать символ разъема, чтобы выводилось реальное имя подключенной к пину цепи?

Ответить

- По AD vs PCAD как год назад переползший описываю Ralex(3016 знак., 26.04.2013 17:34)
  - "чтобы увидеть где забыли открыть маску для пайки донышка QFN"... это что-то... zlogic(262 знак., 28.04.2013 07:28 - 08:00, ссылка)
    - Автор имел в виду, что для выхода газов испарения флюса в паяльной пасте и для стекания излишков припоя на площадке донышка QFN делают отверстия. Alex B.(820 знак., 28.04.2013 13:15)
      - Не совсем понимаю, зачем вообще закрывать отверстия? - АПМ(29.04.2013 06:40)
        
        если отверстия маленькие то маска их закроет за счет поверхностного натяжения (если не освободить их от маски) Snaky(18 знак., 29.04.2013 06:44 - 06:50)
        
        ну дык, я и спрашиваю, зачем их вообще закрывать маской? АПМ(163 знак., 29.04.2013 07:00)
        
        а зачем без необходимости усложнять тех. процесс? открытые via нужны либо в спец случаях (как обсуждается сейчас), либо если это test-point и сделано умышленно. в остальных случаях смысла их оставлять открытыми не вижу. Snaky(172 знак., 29.04.2013 07:10)
        
        Открытые переходные проще пропаять проволочкой. У дешевых производителей ПП часто встречается брак металлизации. - Леонид Иванович(29.04.2013 11:43)
        
        У Резонита не замечал ни разу. Даже на 1.5 мм платах. А вот недотравы бывают. Нет-нет, да встретится перемычка. - Гудвин(29.04.2013 11:45)
        
        Лет 5 назад они периодически делали охрененный брак: 1..10% всех переходных на половине плат неметаллизированы. Причем брак выяснялся после запайки и блядский Резонит уходил в полный отказ. И так несколько раз на протяжении года. - Andreas(29.04.2013 12:09)
        
        У Электроконнекта я 1 раз встречал брак металлизации на 4-х слойке 1,5мм. Общее кол-во именно этих плат ~2000 шт, т.е. процент брака металлизации 0,05%. А вот недотравы на 2-х слойках встречались неоднократно. Видимо потому, что для многослоек rezident(118 знак., 29.04.2013 12:04)
        
        Есть такое у них. Хоть и редкость. Я фотки с таким браком у них стал коллекционировать. Всё выслать им хочу :) - DragonS(29.04.2013 11:52)
        
        Правда в "токовых" цепях делаю для верности несколько переходных. А с слаботочных может и "бракованные" работают. - Гудвин(29.04.2013 11:48)
        
        Обычно браковынные - полный обрыв. - Леонид Иванович(29.04.2013 11:55)
        
        Резонит - это дорогой качественный производитель. Только в крайнем случае приходится платить такие деньги за подготовку. Я про дешевых местных. - Леонид Иванович(29.04.2013 11:46)
        
        понято. Дилемма - или усложнить жизнь себе, или технологам. - АПМ(29.04.2013 07:26)
        
        а в чем заключается усложнение жизни себе? в AD у via ставим "Force complete tenting on top" и "Force complete tenting on bottom" и они под маской. то же самое и в Gerber-е будет. никаких дополнительных инструкций даже писать не надо. Snaky(29.04.2013 07:37)
        
        Усложнение жизни себе в закрытых маской vias. АПМ(126 знак., 29.04.2013 09:15)
        
        я имел ввиду test point для bed-of-nails (те которые задаются специально еще на этапе разработки схемы, а не там где получится via во время разводки), а не для себя на время отладки. Snaky(339 знак., 29.04.2013 09:29)
        
        Вопрос в том, есть ли криминал во всех открытых виасах? Если нет, то нет и смысла их закрывать. - АПМ(29.04.2013 12:08)
        
        рекурсия, однако -> Snaky(57 знак., 29.04.2013 14:04, ссылка)
        
        :-) - АПМ(29.04.2013 14:10)
      - Где можно прочитать про рекомендуемые отверстия, включая параметры стека via? - amusin(28.04.2013 13:51)
        
        В стандартах я не видел. В рекомендациях поставщиков в основном присутствует цифра 0.3 мм. В любом случае, такой вопрос необходимо задавать технологу. - Alex B.(28.04.2013 14:17)
        
        А вообще когда наш технолог на контрактом паял подобную плату, то боялся, что паста утечет, и площадка не припаяется. - amusin(28.04.2013 20:39)
        
        Был случай. Сделали пару переходных отверстий 0,7мм на краю полигона фланца DPAK. С обратной стороны переходные были закрыты маской. Плата через термопроводящую прокладку прижималась к корпусу. Так вот на некоторых экземплярах плат паста при rezident(119 знак., 28.04.2013 22:23)
        
        Учли = уменьшили диаметр отверстий? - amusin(29.04.2013 06:27)
        
        Нет. Удалили их от полигона, чтобы на переходные паста не попадала. В иных случаях, когда нужен хороший теплоотвод с противоположной стороны платы делаем такой же термопад и открываем его от маски. Переходные на нем 0,4мм, если правильно помню. - rezident(29.04.2013 11:46 - 11:50)
        
        Вот "иной случай" и интересен - у вас 2 площадки, соединенные via, как я понимаю. И нет проблем с качеством пайки? Или вы это не отслеживаете, потому что, например, все равно вручную пропаиваете торец корпуса? - amusin(29.04.2013 12:33)
        
        Например, в плате 5+летней давности стоит TPS767D325PWP с термопадами на обеих сторонах платы и via по рекомендации производителя (см. в конце даташита по ссылке). Но только via 0,4мм. а не 0,3мм, как рекомендуется. Производитель плат в то время rezident(288 знак., 29.04.2013 13:10 - 13:14, ссылка)
        
        Ага, спасибо за подробности, именно так и представлял. - amusin(29.04.2013 13:18)
        
        Вот для этого и не надо делать дырочки больше чем 0.3 мм. - alex68(28.04.2013 21:26)
        
        По параметрам стека - вот что я имел в виду: Alex B.(333 знак., 28.04.2013 14:20)
        
        Спасибо за разъяснения. - amusin(28.04.2013 20:21)
        
        Может это и не совсем то, что ищете, но гляньте на эти рекомендации от TI. alex68(28.04.2013 14:09)
        
        То, есть про эти via. Спасибо! - amusin(28.04.2013 20:21)
        
        видел и противоположные рекомендации - закрывать в таких случаях маской сверху. навскидку - в аппноте от Micrel, вечером уточню. - Snaky(29.04.2013 07:46)
        
        вот здесь (оказался Intersil) -> стр.2, правая колонка, третий сверху абзац Snaky(653 знак., 29.04.2013 14:26, ссылка)
        
        Спасибо. Действительно, выглядеть будет экзотично. - amusin(29.04.2013 14:41)
        
        Это что-то необычное. Всегда делаем виасы 0.3 и открываем маску с обеих сторон, еще и полигончик на нижней стороне платы. Пайка в печи. - alex68(29.04.2013 14:35)
        
        это понятно, классика. я сразу предупредил - "противоположное мнение" :> - Snaky(29.04.2013 15:50)
    - "Надо делать" не подходит в данном случае. Спорное утверждение. Про донышко - часто под проект делаются новые компоненты, и ошибиться в разработке компонента вполне реально... - Ralex(28.04.2013 12:50)
  - +создавать новые компоненты в библиотеке намного легче, причем не только из-за того как это реализовано в интерфейсе, но и отчасти потому что парадигма понятия компонента более логична и интуитивно понятна - Snaky(27.04.2013 11:22)
    - Ничего не знаю про парадигму, но сюрприз (и последующие телодвижения) с аннотацией компонентов, состоящих из нескольких УГО я бы не назвал логичным. - amusin(27.04.2013 12:12)
      - ?? - Snaky(27.04.2013 12:18)
        
        Это я про Matching Options for Annotating Multi-Part Components. - amusin(27.04.2013 12:25, ссылка)
  - Спасибо за развернутый ответ! Лично мне переходить на AD нет никакого смысла, сложных плат не делаю в принципе. - Леонид Иванович(26.04.2013 22:42)
    - ЛИ, вы что, действительно разводку делаете в Route Manual? а как-же SPECCTRA? - zlogic(28.04.2013 08:49)
      - Нет, в Route Advanced. Разводку делаю только вручную. В процессе наслаждаюсь формой каждой дорожки. - Леонид Иванович(28.04.2013 12:03)
        
        Я наслаждаюсь в спектре... при попытке перейти на что-то другое (тот же Eagle), всегда проверяю ручную разводку... если не так удобно, как в спектре, сношу сразу нах... поэтому до сих пор пара пикад+спектра рулят... - zlogic(28.04.2013 16:03 - 16:14)
        
        Я Пикадом доволен, зачем мне лишние сущности? Понятно, что есть пакеты более удобные. Но всего ведь не постичь. - Леонид Иванович(28.04.2013 18:15)
- Place Port и некоторые извращения в черчении наверное помогут - quarry(26.04.2013 14:54)
- Кривой путь. Выделить проводник. Wire Properties -> Net Name поставить галочку "Display". Появится название цепи. Потом можно перетащить в нужное место. - =L.A.=(26.04.2013 14:03)
  - Это понятно, но путь действительно кривой. - Леонид Иванович(26.04.2013 14:06)
    - в PCAD очень часто способы кривые, ибо прямых нет. - =L.A.=(27.04.2013 09:34)
      - Это неправда. Кривизна встречается иногда, но не чаще, чем в других пакетах. - Леонид Иванович(27.04.2013 11:44)
- ЛИ, вы уже очередную фичу спрашиваете, которая есть в AD, может его лучше осваивать или еще что нибудь покрепче? - Make_Pic(26.04.2013 13:34)
  - Вы с уверенностью это говорите, что в AD данная фича есть? - Леонид Иванович(26.04.2013 14:07)
    - Нет, или глубоко закопана/недокументирована - Ralex(26.04.2013 14:37, ссылка)
  - Можно поподробнее? - amusin(26.04.2013 14:06)
- я пока такой возможности не нашел. Если узнаете как - поделитесь, тоже очень нужно - koyodza(26.04.2013 12:47)
- Похоже, что никак. Я убиваю все эти надписи (RefDes, Value, Type), и просто вставляю свой текст. tesla(26.04.2013 12:45)
  - Если просто текст, он даже перемещаться вместе с разъемом не будет. Я сделал для символа разъема атрибуты по количеству пинов. Они сразу имеют нужное расположение, выравнивание. Но вводить имена цепей вручную - источник ошибок. - Леонид Иванович(26.04.2013 13:10 - 13:12)
    - Также поступаю. Лучшего не нашел. - Hobo(27.04.2013 11:01 - 11:05)
    - А в чем ошибки-то? Как правило, имя цепи на схеме не отображается. Bill(183 знак., 26.04.2013 17:07)
      - Например, поменяли местами сигналы в разъеме, а переподписать забыли. Вот и ошибка. - Леонид Иванович(26.04.2013 22:45)
- Недавно обсуждали, возможно, присвоить им всем тип POWER - sav_ua(26.04.2013 12:42)
  - неправда. ЛИ хочет чтобы цепь назначала имя пину, а тип павер назначает имя цепи равное имени пина. - LordN(26.04.2013 13:04)