- 0x7F (по ответам буду судить, по теме или полный ОФФ). Точка опоры(116 знак., 13.11.2008 11:29, pld, ссылка, полностью)
- Условная компиляция verilog & active hdl - что я делаю не так? +++(18527 знак., 14.11.2008 10:01, , pld)
- ISE 10: Pack:1107 - Unable to combine the following symbols into a single IOB ... Что я делаю не так? +++(5083 знак., 12.11.2008 11:07, , pld, полностью)
- Top-Level большого проекта в QuartusII кто как делает? В графике или HDL? Я делал раньше в HDL, но вот SOPC-builder не выдал мне .cmp файла для влючения его в верхний уровень, только .bdf(графический), ну я и задумался. В графике нагляднее, лучше видна slog2(219 знак., 11.11.2008 08:20, pld)
- как DCM в спартане перенастроить на лету? знаю что есть такая возможность, но она не документирована. может есть у кого какие доки на эту тему? Mahagam(93 знак., 01.10.2008 12:15, pld, полностью)
- Для применения в проектах FPGA Altera нужен очень компактный процессор Rutel (406 знак., 27.10.2008 11:52, , pld, полностью)reZident
- "Трехъядерный цифровой процессор сигналов TMS320C6474 работает на частоте 1 ГГц:" а нехилый такой процык... -> - Evgeny_CD(15.10.2008 22:59, pld, ссылка, полностью)
- Спрашивал не электрониксе - не ответили. Получится ли заливать атмегу и несколько epm30XX, соединенных в одну цепочку JTAG? - 580BM80(07.10.2008 12:55, pld, ссылка, полностью)
- Народ, поделится у кого есть CodeComposer 4.10 'C3x-C4x'. - Ran (08.10.2008 15:37, , pld, полностью)Make_Pic
- Давно поглядываю на DSP от техаса. Хочется пощупать нахаляву. Кто может Composer дать "за пиво"? - _basile(11.10.2008 20:06, pld, полностью)
- Режим DEBUG при соединенных цепочкой ПЛИСИН Actel M1AGL600V5 NO_SMOKING(435 знак., 13.10.2008 09:28, pld)
- С открытием, коллеги! - Evgeny_CD(30.09.2008 15:40, pld)