caxapa.ru :: 1. Сталкивался еще на токовой петле. Нет красивого решения, эхо в шлюзе может быть подавлено только для пакетного обмена, если предусмотрен тайм-аут с запасом. 2. Сталкивался недавно в оптическом канале см ссылку, но проект заглох, и хз как придется выпутываться.

VLLV (02.07.2020 20:44, просмотров: 400) ответил Aleksey_75 на stm32, uart, борьба с эхом )))

1. Сталкивался еще на токовой петле. Нет красивого решения, эхо в шлюзе может быть подавлено только для пакетного обмена, если предусмотрен тайм-аут с запасом. 2. Сталкивался недавно в оптическом канале см ссылку, но проект заглох, и хз как придется выпутываться.

Ответить

- Если сделать аккуратно, то наверняка можно достаточно точно ловить временные метки отправки и приёма байтов и вычислять по ним, кто кому эхо или нет. - SciFi(02.07.2020 23:17)
  - ну да, или тайминги или "левые заходы" в RXNE Aleksey_75(589 знак., 02.07.2020 23:35)
    - Ну вот, есть кусок кода, и сразу видно где косяк :-) il-2(377 знак., 03.07.2020 08:11)
- Ндя ((( драйверосотворители уроды )) Здесь похоже красивым решением будет только аппаратное, рубить линию rx на время передачи - Aleksey_75(02.07.2020 20:59)
  - TXE и TC нельзя трактовать как "отправка последнего байта" BlackMorda(730 знак., 02.07.2020 21:16)
    - "TC (в типовом случае) устанавливается в середине стоп бита "последнего" байта." - тогда бы были проблемы с RS485 без растяжки линии, поскольку очень часто направление переключают именно по TC - Andreas(02.07.2020 22:21)
      - ТС все тоже самое , после сработки вываливаются данные в приемный регистр! Там все правильно два "виртуальных регистра" с одного данные задвигаются с RX с другого выдвигаются в TX, вопрос как получить доступ к этим регистрам, тогдаб все было просто, пиши 0x1FF выходной и игнорь его ибо данные 8 бит - Aleksey_75(02.07.2020 22:30)
        
        Я просто к тому, что очень врядли ТС срабатывает в середине стопбита, иначе у RS485 обрезался бы стопбит при передаче. А по теме почему бы просто не выкидывать первый байт после окончания передачи. Это если стабильно идет прерывание RXC уже после ТС. - Andreas(02.07.2020 23:22)
        
        а оно прям стабильно идет! там дело немного в другом, насколько я понял из доков , сначала выставляется TXE если на него не было реакции в течении 10 тактов выставляется TC, но смысл в том что в сдвиговый регистр данные вдвигаются с задержкой tbr, так что RXNE будет в любом случае с отставанием в tbr от TXE... В общем в одно стороны хорошо что так четко можно реагировать на приходы данных, а вот драйверостроители лютые редиски! - Aleksey_75(02.07.2020 23:30)
        
        Индусские говнокодеры, конечно, заслуживают критику, но не в этот раз. - SciFi(02.07.2020 23:34)
        
        ))) жги!!! Aleksey_75(3 знак., 02.07.2020 23:36, ссылка)
    - USART_RQR_RXFRQ это где его искать ? в RM о нем ни слова ! Касаемо чтения DR я уже говорил не помогает, два раза после чтения и влетаем в RNE - Aleksey_75(02.07.2020 21:25)
      - USART_RQR_RXFRQ есть и в IAR и в Keil. BlackMorda(275 знак., 02.07.2020 21:41)
        
        Я конечно люто извиняюсь! Но ни IAR ни Keil без библиотек вообще не знают ни об одном регистре! В доках на МК нет ни слова о USART_RQR_RXFRQ. Aleksey_75(208 знак., 02.07.2020 21:58)
        
        Нет нужды извиняться. Все регистры живут в референсном мануале. Вы не потрудились указать марку своего МК, поэтому извольте заслушивать от доброжелателей не относящиеся к делу советы про другие МК. - SciFi(02.07.2020 23:07)
        
        тут все из рефренса Aleksey_75(3 знак., 02.07.2020 23:08, ссылка)
        
        Для STM32L072 BlackMorda(1879 знак., 02.07.2020 22:50)
        
        у мну нет регистра USART_RQR от слова совсем Aleksey_75(1 знак., 02.07.2020 23:07, картинка)

ARM, RISC-V контроллеры