- Посоветуйте - где в Москве взять CPLD кроме Чип-дипа? MaxV или
CoolrunnerII - Mty1(24.04.2024 14:26, pld, полностью)
- Как правильно измерить сдвиг фазы или задержку между периодическими
сигналами одной формы - синус или треугольник или примерно меандр,
сотни герц. Задержка скачет до десятка герц. Как точнее? - General(11.04.2024 23:38, pld, полностью)
- "десяток герц" - это не задержка, это изменение частоты. - =L.A.=(17.04.2024 11:16)
- Кореляция. - ASDFS(12.04.2024 17:26)
- Если представить два сигнала как один двумерный, то получатся
вполне симпатичные фигуры Лиссажу, из которых можно вытащить все
параметры сигнала. Причём, в принципе, достаточно знать полпериода
сигнала argus98(99 знак., 12.04.2024 14:59, картинка)
- Помножить и интегрировать за время N, чем больше N тем точнее.
Чтобы убрать неоднозначность от формы сигнала, триггером поделить
на 2, и соответственно, результат умножить на 2 - IBAH(12.04.2024 12:35)
- Как это "задержка до десятка герц"? При сигнале в сотни Гц - Anvar(12.04.2024 06:36)
- Раскинуть по Фурье. Патамушта шум и прочие прелести. А Фурье самый
честный способ. - Codavr(12.04.2024 05:24)
- DSP? - RxTx(12.04.2024 01:20)
- дык странный вопрос. Если есть частотомер, то им (поверенное, и
даже если нет, - специально "заточенное" под такую задачу средство
ихзмерения). Вариант2 - осциллограф с курсорными измерениями и
ИИ-обработкой (в виде глазьев и рук оператора осциллоскопа :)) , ну
а если "хочется странного", - то МК с таймером и выводом результата
в UART :) - Adept(12.04.2024 00:20)
- Если на коленке, то, жэлательно, фильтрануть до 1 гармоники, ППФом,
т.к. разница в гармонических составляющих даст заметную
погрешность. И НЧ процэссы, тожэ. Фильтры в цифре будут одинаковы и
дадут одинаковую задержку. А дальше, высматривать переход с + на -
или наоборот и по выборкам и времени сэмплирования линейной
аппроксмацией определять момент перехода через 0 у сигналов.
Максимальная скорость у синуса и, соотв, минимальная погрешность
аппроксимации. Ну и найти разницу mse homjak(202 знак., 12.04.2024 00:19)
- В старину действительно просто компараторами выделяли переходы
через 0 и таймерами считали задержку. Но! Есть же многоканальные
синхронные 24-битные АЦП и видится что можно оцифровать пару
сигналов и обработать математикой для непрерывного вычисления фазы
в каждом такте. Ведь кроме 0 пригодны все точки при условии что
одинаковы амплитуды, а этого вообще говоря нет, необходима
матобработка на лету. - General(12.04.2024 06:51)
- Ну это само собом.Я вам общий случай описал.В реальности, от
чего-то можно отказаться или чего-то добавить. Например, у нас есть
фазометр, достаточно специфичного применения, где нет ни
компаратора, ни БПФ. Но есть фильтрация и вычисление положэния
переходов через "0". Реализовано на АТмеге48. Сигналы до 100Гц.
Есть другой фазометр, где реализована куча наворотов, типа
гетеродинного переноса и всё такое, с завихрастым обсчотом. Но тот,
до 100МГц и до 40дБ разницы амплитуд mse homjak(355 знак., 12.04.2024 11:01)
- Верно рассуждаете. Но желательно, чтобы обработчик имел инструкции
MAC (multiply-accumulate) и подобие SIMD (Single instruction,
multiple data). Для небольших скоростей и ARM Cortex M3 подойдёт.
Но для высоких скоростей выборки, нужно уже что-то более
ЦОС-ориентированное. - Nikolay_Po(12.04.2024 10:43)
- Все на Veryl! RxTx(2 знак., 10.04.2024 17:58, pld, ссылка, ссылка)
- Вопрос по Xilinx Zynq - сейчас есть возможность дешево купить плату
от майнера S9 и поиграться с Zynq. Напомню что там на борту ARM
проц + FPGA. А на чем пишутся проги для ARM проца и чем
отлаживаются? Какой IDE и отладчик - подскажите пожалуйста? - Mty1(09.04.2024 02:26, pld, полностью)
- На Хабарке - первая часть большой статьи о ПЛИС и свободном ПО для
разработки (Yosys, SpinalHDL, VexRiscv). С примером. Toчкa oпopы(1 знак., 22.03.2024 23:50, pld, ссылка, полностью)
- Посоветуйте методику по (насколько возможно) быстрому входу в ПЛИС.
Хочу потрогать руками что это такое, сделать линейку счетчиков с
делением на 1000, и тройку цифровых компараторов, которые выдают
импульс при достижении счетчиком определенных цифр. Ну плюс
несколько элементов И ИЛИ триггеров. Видимо нужна отладочная плата
+ посоветуйте какой язык легче в освоении. Конечно очень понравился
вариант от mse homjak с Quartus 7.1 + схемный редактор, но, насколько я Mty1(412 знак., 05.03.2024 12:12, pld, ссылка, полностью)
- Альтера квартус 13.0.1(последний поддерживающий max2). Вход проще
простого. Тренировался на epm240. Вначале попробовал в графическом
редакторе из компонентов, но это не оперативно и сразу перешёл на
verilog - всё интуитивно понятно. Представление синтезированной
схемы "tools/netlist viewer" в графическом виде адекватно и из
коробки. Временной анализатор присутствует. Материала куча как в
печатном виде так и в виде роликов, на русском и английском всё
есть. Отладочная плата и DH(23 знак., 08.03.2024 07:31, ссылка)
- А инфа точная про квартус 13.0.1 и MAX II? Точно-точно,
гарантированно что MAX II из квартуса старше 13.0.1 выпилен?
Спрашиваю потому что никакой инфы в упор не нахожу, а качать и
проверять нет желания. Корячится тут в проект MAX II впилить. - RxTx(11.03.2024 17:53)
- Спасибо, классное описание входа! - Mty1(09.03.2024 01:38)
- Добавлю: Играться можно без наличия платы и программатора. Версия
поддерживающая max2 любая до 13.1. В верилог имя основного модуля
нужно чтобы совпадали с именем проекта иначе не будет компелиться.
Для анализа таймингов необходимо положить простенький файлик
(найдете в инете, что там писать.. create_clock ...) "имя_проекта.
SDC" с инфой о входных частотах. Если файла SDC нет, то и анализа
таймингов тоже нет, но проект компелиться всё равно. Про epm240 и
квартус на DH(45 знак., 09.03.2024 14:37, ссылка)
- Спасибо, ценно. А то я лазил по сайту Intel и там беда с
организацией информации. По MAX II вообще страницы не нашел, только
кучку файлов в Support. А по актуальному MaxV тоже как то все
бестолково организовано. - Mty1(10.03.2024 18:16)
- ну и накой ляд связываться с max2 (археологические древности)? что
б потом смотреть в другую сторону ? Если поковыряться и потом
бросить - то это приемлемый вариант, а если на перспективу - то не
катит. - Zoro(10.03.2024 12:14)
- Семейство MAX2, да - старо, но оно просто и это поможет понять суть
ПЛИС. Плюсом это доступно, да ещё и дешево. Соглашусь, что
закладывать это семейство на перспективу не стоит, видимо сейчас
вообще ничего кроме китайского рассматривать нельзя. - DH(10.03.2024 18:40)
- Для меня норм - потому что предыдущая ПЛИС в продукте была MAX3000,
с ней заодно разберусь. И мне потрогать надо что такое ПЛИС. Ну и
набор с программатором с доставкой стоит 1160р на Ali. Похожего на
Xlinx я не видел - там все дороже. Но с Xlinx Вы меня
заинтриговали, обязательно попробую. Кстати - может посоветуете
Xilinx чип начального уровня такого же плана или чуть лучше? В
идеале чтобы проц можно было залить простой, если это не сильно
сложно будет. - Mty1(10.03.2024 18:23)
- В этом смысле говиновские GW1N* неплохи для мелких поделий. Бывают
в корпусах QFN32, внутренняя флэшь. Но инструментарий сыроват. - mse homjak(10.03.2024 12:33)
- Спасибо, а сильно сыроват? Можно в продакшене с ним работать? - Mty1(10.03.2024 18:25)
- Сыроват, в смысле, есть некоторые неудобства и глюки. Они и в
других продуктах есть, но говиновское молодое, там встречается
часто. Работать можно, чего бы нет? Я что нахожу, выкладываю сюда и
на электроникс. Там, правда, бурление говен возникло, но пох. Кому
надо, тот примет к сведению. mse homjak(1 знак., 10.03.2024 18:31, ссылка)
- Я когда-то делал простенькие проекты для CPLD в схемном редакторе
Xilinx Foundation. Языки VHDL/Verilog так и не освоил. :-/ - reZident(05.03.2024 14:49)
- Когда то давно пытался на VHDL соскочить, так даже внятного
описания зачем куча хедеров нужна не нашел, сейчас, может, что то
поменялось. Еще текст декодера манчестер видел, не понял, что точка
в тексте значит, может и опечатка была:-) Не сдаваться же из за
такой мелочи, с нуля на AHDL написал, отладил, поперло, передача
сжатого видео по витой паре 10 Мбит, жали сигнальным процем, с меня
только канал, модулятор - демодулятор. Модулятор, как и во всей
радиотехнике - Visitor(53 знак., 11.03.2024 18:04)
- Интересно. А этот Xilinx Foundation он все серии Xilinx чипов
поддерживает? Или только какое то семейство? И для свежих чипов он
есть? - Mty1(05.03.2024 22:25)
- А мне описание схемы текстом нормально зашло, на на AHDL, вот
VHDL/Verilog никак, там куча деклараций непонятных. Потом и не
нужно стало, темы другие теперь. - Visitor(05.03.2024 19:25)
- Из всех сред только квартус показывает результат синтеза в виде
нормальной человеко читаемой схемы. Остальные показывают какую-то
мешанину кубиков. Поэтому для обучения нет ничего лучше
альтеровской среды. - =AlexD=(05.03.2024 13:27)
- Для начала, изучите синтаксис. Потом, побалуйтесь
логикой-триггерками, как "ЛАшечками-ТМочками на макетке".
Рекомендую, таки, Q7.1, у него достаточно простой и интуитивный
симулятор. Потом посмотрите, как люди делают счётчики, всякие
синхронизаторы, работают с логикой, бо там ужэ подход дискретной
логики "як у дидов" не работает. Ну а дальше, как пойдёт. Но будьте
готовы к тому, что синтезатор можэт ваше творение просто
оптимизировать в "0" из-за того, что посчитает, mse homjak(202 знак., 05.03.2024 13:11)
- Если хочется освоить верилог, то мне когда-то неплохо помог
"марсоход"... POV(72 знак., 05.03.2024 12:17, ссылка)
- Смотрю на Xilinx Spartan6 (7) - в нем есть фича "DSP Slices". Что
это и для чего оно? Mty1(1 знак., 27.03.2024 00:21, pld, ссылка, полностью)
- Есть задачка на будущее, хочу понять как лучше делать. 3 синхронных
детектора в одном приборе два на 430Гц и один на 17Гц. 16-18бит
разрешение. И 2 генератора на 17Гц и 430Гц. На чем посоветуете
сделать? - Mty1(23.03.2024 23:45, pld, полностью)
- Наверно на микроконтроллере? Запускаем АЦП на оба канала на частоте
"сколько ресурсы позволяют". В прерывании готовности преобразования
считаем DDS результат умножаем на значение АЦП, пропускаем через
ФНЧ. По МК я бы посмотрел в сторону Кортекса М4 от СТМ, например
STM32F3, там и сигма-дельта неплохой 50кГц 3 штуки, и плавучка - IBAH(24.03.2024 22:45)
- Адъ! И сервак ещё подключить через вай-фай. - Kpoк(25.03.2024 08:55)
- Мы с Visitor из одного круга ада. IBAH(1 знак., 25.03.2024 17:15, ссылка)
- Я честно говоря думал народ DSP будет советовать какой нибудь из AD
серии, который и синхронное детектирование сделает и генерацию
встроенными ЦАП. А оно вон как, все на Stm32 перелезли. Интересно. - Mty1(27.03.2024 23:06)
- AD или ТИ купить попробуйте, если удастся , ценник не порадует,
продаваны раз в 5..10 взвинтили. А Stm32 китайцы делают и нам
продают за разумные деньги. - Visitor(31.03.2024 15:13)
- Когда то для ПИКа либу написал математики формата 8.4, собирался с
шумоподобными сигналами поработать, но некоммерческий проект умер.
А Stm32 все успевает, еще серия G4 есть, где саппорты для
умножения, цифровых фильтров и массива микрофонов есть. Последнее
забавно, можно, если с камерой совместить, речь человека в толпе
записать. И антиснайпер почти так же. А саппорт цифровых фильтров
говно, на ФПГА все параллельно, а процу тактов на длину его нужно. - Visitor(31.03.2024 14:39)
- dspic33fj128gp804. Там цап звуковой 2 канальный и 2 шт. ацп 500 кГц
12 бит. - Kpoк(24.03.2024 11:43)
- Мало сведений что и как. Генератор синуса или прямоугольников? Я ьы
все систему из генератора, синхронного демодулятора и слелящих
фильтров на stm32h7 собрал + внешний как я понял ацп с обвязкой - klen(24.03.2024 10:16)
- На 430Гц нужен синус а на 17Гц меандр - Mty1(24.03.2024 14:10)
- Это вопрос или стеб? Если серьезно, то квадратурная обработка на
каждый канал, типа регистр - аккумулятор на каждую частоту нужен,
таблица косинусов, квадратура сложением по модулю содержимого
регистра и обращением к таблице делается. Даже на древнем ПИКе
сделать можно, частоты низкие. А про DDS нормальную статью Леонид
Иванович написал, которого с нами уже нет. В "наше все" гляньте. - Visitor(24.03.2024 12:17)
- не не стеб - просто у меня все уже готово, включая внешний ацп
30...60МГц14 бит через DCMI, квадратурная обработка, генерация
сигналов гетеродина, стрим данных на вторичку по сети, телнет
консоль, веб сервер и прочий рюшки. не такая я уж stm32h7 дорогая
если уже все готово с платой и ничего особо делать не нужно. - klen(24.03.2024 21:56)
- Тему ваш студент поднял, понятно. Есть понятие субдискретизации, но
гармоник в разных преобразованиях, по разному будет. Где то внешние
фильтры потребуются. Тема Финком описана, книжка в сети есть: А.М.
Финк, сигналы, помехи, ошибки. Гляньте. А по простому получатся,
что частота сэмплирования АЦП не менее полосы сигнала быть должна,
а в идеале, раза в 4 выше, что бы квадратуру в цифре обработать. - Visitor(31.03.2024 14:21)
- Ищу на поиграться небольшую CPLD от Xilinx. Хочу посмотреть как и
что в софте. Сделать счетчиков, помигать светодиодами. Я так понял,
что актуальная серия CPLD это CoolRunner II? Mty1(64 знак., 23.03.2024 14:43, pld, ссылка, ссылка, полностью)
- На программируемой логике даже восприятие другое, в отличие от
программирования. Все, что написано одновременно работает, а строка
выше или ниже была не важно. - Visitor(23.03.2024 16:47)
- Только года три назад перестали использовать XC9536XL в одном из
старых изделий, производившегося 20 лет с начала 200х. Покупали их
в Китае. reZident(158 знак., 23.03.2024 16:04)
- Интересное дело - чипы до сих пор продаются. Время жизни похоже на
порядок больше чем у MCU - Mty1(23.03.2024 17:21)
- Ну суть вопроса иная, оно точно надо где то кроме релеек скоростных
и локации? Космос и военка остается, наука, если повезет. - Visitor(23.03.2024 16:04)
- У мну в приборах на ФПГА сделана синхронная работа узлов.
Интерфейсы, измерение, управление, синхронизация, обработка. И
контроллер ЛЦД с 2Д "ускорителем". Прибор на АВРке, в ФПГА ещо
имеет арифметический "сопроцэссор" 48*32 и 8N/32. В другом, стоит
12 ИИР полосовых фильтров и тру РМС на каждом. Не военка и не
наука. Простая измериловка. - mse homjak(23.03.2024 16:20)
- А раз полосовые фильтры, то FPGA видать с DSP блоками? А что такой
2D LCD ускоритель? - Mty1(23.03.2024 19:23)
- Умножитель 18Х18, вот и весь ДСП блок. "Ускоритель", формирует на
лету растр из разнородных объектов, без видеоОЗУ. ФПГА позволяет
одновремнно существовать в своих мозгах, разным сущностям: А/Ц
дисплей, "графический", всяко-разные графические примитивы. Имея
вертикальную и горизонтальную развёртку, грузим побитовый растр в
ТФТ и формируем для него "синхросигналы" и "гасящие". mse homjak(1 знак., 23.03.2024 20:04, ссылка)
- Звучит как волшебство. Очень круто. А что за FPGA можно узнать? - Mty1(23.03.2024 23:23)
- Любая. Цыклона, самого дохлого. Достаточно старого. mse homjak(677 знак., 24.03.2024 10:58)
- Тут, правда, придётся мутить двухпортовость А чё её мутить? Несколько кликов. enc(1 знак., 24.03.2024 23:00, картинка)
- Какая то реклама от интела попадалась, сверху чипа оптический
разъем, по моим понятиям, так делать нельзя, чип с платы вырвут,
наверное, фотошопом нарисовали. - Visitor(24.03.2024 11:53)
- Точные измерения, тоже наука и сложная. - Visitor(23.03.2024 16:32)
- Круто! Обещал, про неудачный запуск рассказать: докладываю, не наши
ребята дохлый аккум для ракеты поставили. - Visitor(23.03.2024 16:29)
- Для замены кучки логики? - вполне удобное/годное решение. У нас в
том приборе еще и Spartan II использовался, чтобы реализовать все
необходимые интерфейсы, отсутствующие в 80L186. В том же Спартане
был буфер LCD, использующий его (FPGAшное) 2-х портовое ОЗУ.
Предупреждая "наезды", напомню, что это была разработка самого
конца 90х ;-) - reZident(23.03.2024 16:09)
- Нашел неплохой обзор по раздичиям. XL9500 постарее зато 5в tolerant Mty1(1 знак., 23.03.2024 15:21, ссылка)
- Все прошлое, для военки и космоса серии в Беларуси производятся. Но
доки читать можно, все у врагов украдено. - Visitor(23.03.2024 14:54)
- Курю мануал на MAX3000 CPLD. Никак не пойму что они имеют в виду
под сочетанием Product-term ? Mty1(410 знак., 10.03.2024 18:36, pld, картинка, полностью)
- Кто хотел ПЛИС + Cortex M4 с FPU ? Gowin пошел навстречу пожеланиям
трудящихся - GW5AS-EV25UG256 Stewart Little(56 знак., 11.03.2024 10:33, pld, ссылка, полностью)
- Кароч... Кто думает заняться ГоВин. У ИДЕ есть не очень приятная
фича. Если пользоваться его инструментом по созданию-редактированию
временных констрейнов, помните, что он, когда грузит SDC файл, не
воспринимает дробную часть наносекунд у get_clocks. По запарке
можно такое запомнить. Когда такой рихтованный файл компилируется,
вылезает куча варнингов. Кароч, надо сохранять некий образец, где
лежит образ правильного SDC. - mse homjak(08.02.2024 13:30, pld, полностью)
- [Efinix Titanium]. Опубликовали ДШ на Ti90, 120, 180. Пока как-то странно. Обещались
16 Gbps Serdes и PCI Express Gen4, но в ДШ нет и намека. Evgeny_CD(1 знак., 03.04.2022 21:02 - 14.06.2023 02:17, pld, ссылка, полностью)
- !!! У старших заявлен Quad RISC-V. Вау! Появится альтернатива Zynq
и Altera? Evgeny_CD(1 знак., 14.06.2023 02:16, ссылка)
- Свежий Titanium FPGA Selector Guide Evgeny_CD(1 знак., 14.06.2023 02:14, ссылка)
- Свежий Titanium Selector Guide. Похоже, TI60F225I3 может стоить
что-то типа $33, что вызывает большой оптимизм. Примерно столько же
стоит Evgeny_CD(141 знак., 26.06.2022 00:45, ссылка)
- Да вроде есть. Основные блоки железные. Есть encoder/decoder 8b10b
. Динамическое выравнивание фазы. Скорей всего clock recovery на
PLL сделан. framer(140 знак., 03.04.2022 21:46, картинка)
- Коллеги, подмогните по ADSP-2185 пожалуйста! Свалилась задача в
легаси покопаться, мне б чуток от живого человека узнать как с этим
зверем работать. Код на АСМе, в Линукс среде был. АВРки на АСМе
программировал, ЦОС знаю. - Alt@ir(29.01.2024 06:18, pld, полностью)
- Кому интересно, неочебачные тонкости работы с ГоВиновским ИДЕ.
Начало тут. mse homjak(1 знак., 25.01.2024 10:33, pld, ссылка, полностью)