- Курю мануал на MAX3000 CPLD. Никак не пойму что они имеют в виду
под сочетанием Product-term ? Mty1(410 знак., 10.03.2024 18:36, pld, картинка, полностью)
- Кто хотел ПЛИС + Cortex M4 с FPU ? Gowin пошел навстречу пожеланиям
трудящихся - GW5AS-EV25UG256 Stewart Little(56 знак., 11.03.2024 10:33, pld, ссылка, полностью)
- Посоветуйте методику по (насколько возможно) быстрому входу в ПЛИС.
Хочу потрогать руками что это такое, сделать линейку счетчиков с
делением на 1000, и тройку цифровых компараторов, которые выдают
импульс при достижении счетчиком определенных цифр. Ну плюс
несколько элементов И ИЛИ триггеров. Видимо нужна отладочная плата
+ посоветуйте какой язык легче в освоении. Конечно очень понравился
вариант от mse homjak с Quartus 7.1 + схемный редактор, но, насколько я Mty1(412 знак., 05.03.2024 12:12, pld, ссылка, полностью)
- Альтера квартус 13.0.1(последний поддерживающий max2). Вход проще
простого. Тренировался на epm240. Вначале попробовал в графическом
редакторе из компонентов, но это не оперативно и сразу перешёл на
verilog - всё интуитивно понятно. Представление синтезированной
схемы "tools/netlist viewer" в графическом виде адекватно и из
коробки. Временной анализатор присутствует. Материала куча как в
печатном виде так и в виде роликов, на русском и английском всё
есть. Отладочная плата и DH(23 знак., 08.03.2024 07:31, ссылка)
- А инфа точная про квартус 13.0.1 и MAX II? Точно-точно,
гарантированно что MAX II из квартуса старше 13.0.1 выпилен?
Спрашиваю потому что никакой инфы в упор не нахожу, а качать и
проверять нет желания. Корячится тут в проект MAX II впилить. - RxTx(11.03.2024 17:53)
- Спасибо, классное описание входа! - Mty1(09.03.2024 01:38)
- Добавлю: Играться можно без наличия платы и программатора. Версия
поддерживающая max2 любая до 13.1. В верилог имя основного модуля
нужно чтобы совпадали с именем проекта иначе не будет компелиться.
Для анализа таймингов необходимо положить простенький файлик
(найдете в инете, что там писать.. create_clock ...) "имя_проекта.
SDC" с инфой о входных частотах. Если файла SDC нет, то и анализа
таймингов тоже нет, но проект компелиться всё равно. Про epm240 и
квартус на DH(45 знак., 09.03.2024 14:37, ссылка)
- Спасибо, ценно. А то я лазил по сайту Intel и там беда с
организацией информации. По MAX II вообще страницы не нашел, только
кучку файлов в Support. А по актуальному MaxV тоже как то все
бестолково организовано. - Mty1(10.03.2024 18:16)
- ну и накой ляд связываться с max2 (археологические древности)? что
б потом смотреть в другую сторону ? Если поковыряться и потом
бросить - то это приемлемый вариант, а если на перспективу - то не
катит. - Zoro(10.03.2024 12:14)
- Семейство MAX2, да - старо, но оно просто и это поможет понять суть
ПЛИС. Плюсом это доступно, да ещё и дешево. Соглашусь, что
закладывать это семейство на перспективу не стоит, видимо сейчас
вообще ничего кроме китайского рассматривать нельзя. - DH(10.03.2024 18:40)
- Для меня норм - потому что предыдущая ПЛИС в продукте была MAX3000,
с ней заодно разберусь. И мне потрогать надо что такое ПЛИС. Ну и
набор с программатором с доставкой стоит 1160р на Ali. Похожего на
Xlinx я не видел - там все дороже. Но с Xlinx Вы меня
заинтриговали, обязательно попробую. Кстати - может посоветуете
Xilinx чип начального уровня такого же плана или чуть лучше? В
идеале чтобы проц можно было залить простой, если это не сильно
сложно будет. - Mty1(10.03.2024 18:23)
- В этом смысле говиновские GW1N* неплохи для мелких поделий. Бывают
в корпусах QFN32, внутренняя флэшь. Но инструментарий сыроват. - mse homjak(10.03.2024 12:33)
- Спасибо, а сильно сыроват? Можно в продакшене с ним работать? - Mty1(10.03.2024 18:25)
- Сыроват, в смысле, есть некоторые неудобства и глюки. Они и в
других продуктах есть, но говиновское молодое, там встречается
часто. Работать можно, чего бы нет? Я что нахожу, выкладываю сюда и
на электроникс. Там, правда, бурление говен возникло, но пох. Кому
надо, тот примет к сведению. mse homjak(1 знак., 10.03.2024 18:31, ссылка)
- Я когда-то делал простенькие проекты для CPLD в схемном редакторе
Xilinx Foundation. Языки VHDL/Verilog так и не освоил. :-/ - reZident(05.03.2024 14:49)
- Когда то давно пытался на VHDL соскочить, так даже внятного
описания зачем куча хедеров нужна не нашел, сейчас, может, что то
поменялось. Еще текст декодера манчестер видел, не понял, что точка
в тексте значит, может и опечатка была:-) Не сдаваться же из за
такой мелочи, с нуля на AHDL написал, отладил, поперло, передача
сжатого видео по витой паре 10 Мбит, жали сигнальным процем, с меня
только канал, модулятор - демодулятор. Модулятор, как и во всей
радиотехнике - Visitor(53 знак., 11.03.2024 18:04)
- Интересно. А этот Xilinx Foundation он все серии Xilinx чипов
поддерживает? Или только какое то семейство? И для свежих чипов он
есть? - Mty1(05.03.2024 22:25)
- А мне описание схемы текстом нормально зашло, на на AHDL, вот
VHDL/Verilog никак, там куча деклараций непонятных. Потом и не
нужно стало, темы другие теперь. - Visitor(05.03.2024 19:25)
- Из всех сред только квартус показывает результат синтеза в виде
нормальной человеко читаемой схемы. Остальные показывают какую-то
мешанину кубиков. Поэтому для обучения нет ничего лучше
альтеровской среды. - =AlexD=(05.03.2024 13:27)
- Для начала, изучите синтаксис. Потом, побалуйтесь
логикой-триггерками, как "ЛАшечками-ТМочками на макетке".
Рекомендую, таки, Q7.1, у него достаточно простой и интуитивный
симулятор. Потом посмотрите, как люди делают счётчики, всякие
синхронизаторы, работают с логикой, бо там ужэ подход дискретной
логики "як у дидов" не работает. Ну а дальше, как пойдёт. Но будьте
готовы к тому, что синтезатор можэт ваше творение просто
оптимизировать в "0" из-за того, что посчитает, mse homjak(202 знак., 05.03.2024 13:11)
- Если хочется освоить верилог, то мне когда-то неплохо помог
"марсоход"... POV(72 знак., 05.03.2024 12:17, ссылка)
- Кароч... Кто думает заняться ГоВин. У ИДЕ есть не очень приятная
фича. Если пользоваться его инструментом по созданию-редактированию
временных констрейнов, помните, что он, когда грузит SDC файл, не
воспринимает дробную часть наносекунд у get_clocks. По запарке
можно такое запомнить. Когда такой рихтованный файл компилируется,
вылезает куча варнингов. Кароч, надо сохранять некий образец, где
лежит образ правильного SDC. - mse homjak(08.02.2024 13:30, pld, полностью)
- [Efinix Titanium]. Опубликовали ДШ на Ti90, 120, 180. Пока как-то странно. Обещались
16 Gbps Serdes и PCI Express Gen4, но в ДШ нет и намека. Evgeny_CD(1 знак., 03.04.2022 21:02 - 14.06.2023 02:17, pld, ссылка, полностью)
- !!! У старших заявлен Quad RISC-V. Вау! Появится альтернатива Zynq
и Altera? Evgeny_CD(1 знак., 14.06.2023 02:16, ссылка)
- Свежий Titanium FPGA Selector Guide Evgeny_CD(1 знак., 14.06.2023 02:14, ссылка)
- Свежий Titanium Selector Guide. Похоже, TI60F225I3 может стоить
что-то типа $33, что вызывает большой оптимизм. Примерно столько же
стоит Evgeny_CD(141 знак., 26.06.2022 00:45, ссылка)
- Да вроде есть. Основные блоки железные. Есть encoder/decoder 8b10b
. Динамическое выравнивание фазы. Скорей всего clock recovery на
PLL сделан. framer(140 знак., 03.04.2022 21:46, картинка)
- Коллеги, подмогните по ADSP-2185 пожалуйста! Свалилась задача в
легаси покопаться, мне б чуток от живого человека узнать как с этим
зверем работать. Код на АСМе, в Линукс среде был. АВРки на АСМе
программировал, ЦОС знаю. - Alt@ir(29.01.2024 06:18, pld, полностью)
- Кому интересно, неочебачные тонкости работы с ГоВиновским ИДЕ.
Начало тут. mse homjak(1 знак., 25.01.2024 10:33, pld, ссылка, полностью)
- AMD прекращает выпуск старых моделей Xilinx CPLD и FPGA Evgeny_CD(1 знак., 22.01.2024 03:50, pld, ссылка)
- ADAU1701 кто-нибудь асилил? Когда-то я смог развернуть Сигма-студию
только под виндой-2000, но зашить ни один камень не получилось. И
вот Чип-Дип словно дразнит. Очень уж привлекательна разрядность у
ДСП. - Kpoк(12.01.2024 15:56, pld, полностью)
- Кто-нибудь с программированием GoWin под линуксом (конкретно CentOS
7.5) дело имел ? Есть там какие-нибудь подводные камни, коряги на
дне ? - scorpion(11.11.2023 20:58, pld, полностью)
- Панчул творит массовое обучение. Как-то боязно - не завалили бы его
штатники... Evgeny_CD(1 знак., 23.09.2023 01:58, pld, ссылка, полностью)
- Что-то я не верю чтобы этот хитрый сцуканец делал это из
альтруизма. Скорее всего набирают себе рабочую силу таким образом.
Да, начиная аж со студентов, в наше время это не удивительно. У нас
так в академгородке многие промышляли на студентах. - RxTx(26.09.2023 02:29)
- Первое занятие Школы Синтеза и удар в спину от Ubuntu Evgeny_CD(1 знак., 25.09.2023 14:30, ссылка)
- А это кто? Чем известен? - Звepoящep(23.09.2023 16:06)
- дык ucMike(1 знак., 23.09.2023 16:38, ссылка)
- Охренеть. Cкpипaч(12 знак., 23.09.2023 10:27)
- +1 - Evgeny_CD(23.09.2023 12:43)
- В некотором смысле, херня-хернёй. Такой практикум имеет смысл после
получения ВО(или, накрайняк, в процэссе, если спецыальность требует
ЦОС) и в качестве повышэния квалификаццыи инжэнерного состава. Ну,
будут писать соискатели "имею диплом об окончании курса
ЦППГамедевЦОС". Оно, канешна, лучше чота, чем ничего, но, ИМХО, такое себе. - mse homjak(23.09.2023 14:32)
- Такие курсы лучше чем ничего. Cкpипaч(36 знак., 23.09.2023 17:49)
- ИМХО, это параллельные сущности. FPGA это часто DSP, но далеко не
только. Всякие там суровые PWM со встроенным софткором, конверторы
интерфейсов и много чего еще. Умение закодить FPGA и заставить ее
работать это очень ценный навык. - Evgeny_CD(23.09.2023 15:55)
- Да да, не только ЦОС. Вот мне кстати HDMI надо на ей поднять. Нет
ли у кого такого опыта? А ЦОС это все же больше математика, на чем
его делать не принципиально - Alt@ir(23.09.2023 18:58)
- Полюбому, сперва надо знать общую теорию электричества и потоков
данных. Умение закодить и отладить "уорлд, ты хейло", ничего не
даёт. А вот закодить и отладить на пределе производительности, от
то да! Но для этого нужно, чтобы подопытный понимал, обо што речь
гутарим и как до такой жизни дошли. - mse homjak(23.09.2023 16:27)
- Основы знать нужно, спору нет. Выжимание предела - "преждевременная
оптимизация основа провала". Вначале нужно научиться делать простые
вещи, потом научиться думать, потом научится ставить предельные
задачи, а потом уже научиться решать предельные задачи. - Evgeny_CD(23.09.2023 16:38)
- Я не об том. Учица чему-то нужно не "про запас", а как припрёт.
Т.е. ты знаешь, что это, для чего и чо ты щас будешь делать. И тут
польза от повышэния квалификаццыи какого-нить разраба, кратно выше,
чем от студня или просто шныря с улицы. Знания "про запас",
погибнут через год, т.к. никому не нужны. Мои экзамены по квантовой
механике не дадуд соврадь. Ну, справка об окончании курсов
останеца, хорошо, если на мягкой бумаге. - mse homjak(23.09.2023 17:51)
- а жыть, жыть то когда, если всё время учиться, да еще и думать при
этом. - Alex68(23.09.2023 17:15)
- сейчас похоже, это необязательно Adept(2166 знак., 23.09.2023 17:07)
- Один молодой перспективный и талантливый программист на С# както
сказал мне - ты не поверишь, на шарпе я не программирую, а просто тыкаю в
кнопки а программа сама пишется. =AlexD=(698 знак., 25.09.2023 16:34)
- А ты не думаешь, что он просто над тобой немного потешался? С# и
C++ не особо-то сильно и отличаются, в обоих случаях нужны мозги.
Как это на кнопки тыкать? Что за детский сад? И ты ему поверил?
Прежде, чем такое писать, сам освой C#, а потом уже с позиции
знающего ц шарп программиста пиши. Вот просто не могу молчать, бля!
Сказочники... - Бoмж(25.09.2023 21:25)
- А когда потребуется что-то, чего нет в штатных либах - берется на
время другой человек, умеющий писать либы. А никак не написание
"заплатки по ходу". - Evgeny_CD(25.09.2023 18:58)
- Спасибо, толково описано. Это и есть индустриальный подход. - Evgeny_CD(25.09.2023 16:39)
- Мечта работодателя. Взял на проект и через полгода - пшшёёёл на
улицу. А он кроме как тыкать мышкой и не умеет ничего. - POV(25.09.2023 16:36)
- Пойдёт к другому работодателю с ещё бОльшей зп. Для такого
ремесленника это не проблема, ибо, повторяю, умение хорошо
ориентироваться в API программного пакета - отдельная ценность. - =AlexD=(25.09.2023 16:39)
- +1. Работодатель скорее "покажет на дверь" прошаренному гению, чем
ровному трудяге, без выбрыков. Научить не трудно, трудно - когда
звездная болезнь и велосипедо-строительство. - Cкpипaч(25.09.2023 17:30)
- Только не программного пакета, а библиотек, и знание где их взять.
В чистом виде си-шарп ни какого преимущества не дает, на мой
взгляд. - AlexBi(25.09.2023 16:56)
- То Джава наше фсй, то шарп, то еще что-то.. только знание
конкретных фраемворков. Дай бы бог что бы работы на их век хватило,
но вообще в смысл личных перспектив это опасное дело... POV(348 знак., 25.09.2023 16:43)
- Кодера - можно. Три года - активная фаза + год участия в разработке
на ролях дежурного индуса. Если есть у кого перенимать стиль работы, через год можно давать первые самостоятельные задачки. - Cкpипaч(23.09.2023 17:52)
- Есть еще одна причина, по которой, IMHO, Панчула пока не завалили.
Селекция. Чем больше сетей, тем вероятнее, что они принесут
бриллиант. И вот с ним уже начнут работать по настоящему. Все
остальное это просто пустая порода. - Evgeny_CD(23.09.2023 17:20)
- Хуже. Биореактор скучает по нам с тобой, коллега. - Evgeny_CD(23.09.2023 17:17)
- Луна-хх полетит на одурине. "истинно вам говорю!" (но никто не
сказал что долетит) а вообще, мы уже старенькие и новых тэндэнций понять не могём. и
если вдруг придется - сделать САУ рокеты на моторчиках, редукторах
и релешечках - это уже совсем забытое Знание прошлых цифилизаций. а
мОлодежь будет думать, что гранит в пирамидах сверлили анунаки
лазером, а вовсе не медной трубкой с песочком. сумбур сказал, да. - Alex68(23.09.2023 17:13)
- Обзор топовых FPGA Evgeny_CD(1 знак., 03.10.2023 01:01, pld, ссылка, полностью)
- Программная фильтрация. Чаще всего для фильтрации используется
апериодическое звено - аналог RC-цепочки. General(646 знак., 22.08.2023 21:44 - 23:06, pld, полностью)
- На 8 битном фильтрацию сдвигами вместо умножения делал, работает, Visitor(313 знак., 24.08.2023 11:41)
- Не копал глубоко. Но положил себе в закладки. Гляньте этот код: Nikolay_Po(62 знак., 23.08.2023 15:53, ссылка, ссылка)
- Вот такой фильтр сделать и прекрасно все регулируется тремя числами
на лету Alt@ir(9 знак., 23.08.2023 15:15, ссылка, youtube)
- Нашёл в своих архивах расчёт БИХ ФНЧ 2-го порядка с максимально
гладкой АЧХ. Может пригодится? argus98(1 знак., 23.08.2023 14:46, картинка)
- Заранее прошу меня извинить, если повторю то, что написано до меня.
Однако проблему я вижу совсем не там, где ее пытаются решить.
Прежде чем определять АЧХ цифрового фильтра, нужно определить
ширину полосы первой зоны Найквиста и понимать, что на входе АЦП
должен стоять АППАРАТНЫЙ фильтр НЧ, который подавит высшие зоны
Найквиста с необходимым уровнем. Ибо никто пока не показал, что
проблемные помехи лежат именно в первой. Из этого следует, что
сигма-дельта АЦП может оказаться my504(106 знак., 23.08.2023 13:22)
- Ещё сумасшедшая идея. Фильтр не трогаем, зато меняем масштаб
времени в потоке данных на входе и на выходе из фильтра. Децимация
и интерполяция? - SciFi(23.08.2023 13:06)
- Делал такое, но для полосового фильтра первого порядка и кортексМ4. IBAH(1906 знак., 23.08.2023 12:26 - 12:54)
- Имхо, если нет плавучки, не стоит заморачиваться. Чувствительность
фильтра к коэффициентам такова, что в целых все встанет раком - IBAH(23.08.2023 12:28)
- Господа, вы звери! (с). Видимо, для вас и строят трёх-нанометровые
фабрики. - Kpoк(23.08.2023 12:46)
- Автор не указал параметры фильтра, поэтому можно фантазировать.
Может, ему нужна неравноменость в ПП 0,001 дБ..? - Xaoc(23.08.2023 12:51, )
- Человек глазами смотрит. Мне пох АЧХ, мне надо чтобы не скакало. В том-то и трудность - как перевести реальную потребность на язык
яйцеголовых. - General(23.08.2023 12:55)
- Поступаем классически: буфер 16 выборок, откидываем 4 самых больших
и 4 самых мелких, остаток усредняем. Если в других местах ужэ
почистили. - mse homjak(23.08.2023 17:06)
- Перевожу. Смутно помню, что для систем измерения рекомендуется
фильтр Бесселя. Порядок фильтра зависит от упоротости. Чем выше
порядок тем сложнее, и человеку, и программисту, и МК. Берешь
характеристику фильтра в общем виде, проводишь над ней билинейное
преобразование (отображение jw в z). от функции на z - плоскости
переходишь к итерационному выражению (y[i]). Коэффициенты в этом
выражении будут выражены в общем виде (K(Fсреза)) - IBAH(23.08.2023 13:11)
- Если для отображения, то я RC фильтрацию включал и инициализировал
при дельте между отсчетами менее заданной. Иногда сначала немного
всегда фильтруешь, а второй каксад уже при небольшой дельте между
последовательными отстчтами. Еще на индикацию не выводил при
успокоении. Успокоение - при разнице между отсчетами менее четверти
дискрета, выход из успокоения - 3/4 дискрета. - Andreas(23.08.2023 13:07)
- Камент: Toчкa oпopы(200 знак., 23.08.2023 13:03)
- По-моему, он его даже расписал. - Kpoк(23.08.2023 12:54)
- Простое уравнение: Kpoк(263 знак., 23.08.2023 10:12)
- Просто таймер перепрограммировать низя ? И обрабатывать один и тот
же фильтр в прерывании таймера ? Или свободных т. / прерываний в МК
нет ? - De_user(23.08.2023 08:37)
- Готовое решение КИХ-фильтра с перестраиваемой полосой пропускания,
это "банк фильтров" на БПФ. Но на дешевом МК такое не сделать.
Нужен DSP. - Xaoc(23.08.2023 06:33, )
- Рассчитывается КИХ фильтр так. Отклик в частотной области
представляет ступеньку, во временной области представляет
sinc-функцию. И если надо то наоборот. Значит наша задача не более
чем сгенерировать sinc-функцию. Коэффициенты КИХ фильтра её и
представляют. И вся фильтрация, т.е. фильтр будет представлять
собой банальную свертку с ней, т.е. к коэффициентами). Налабал
демо-код в дикой спешке, у меня нет времени писать красиво, завтра
с утра ехать запускать проект и я RxTx(1988 знак., 23.08.2023 01:25, ссылка)
- Тот же вопрос на stackexchange. И один из ответов тот же. Похоже,
это называется "Window Method for FIR Filter Design". SciFi(2 знак., 23.08.2023 10:04, ссылка, ссылка)
- Спасибо, то что нужно. Простейшее понятное объяснение расчёта FIR без МАТКАДа. Допишу
что ещё узнал. Конечно интересно получить такое же объяснение для
тупых для случая IIR он же БИХ -кажется он должен быть ещё проще
вследствии реккурентной формулы расчёта General(1221 знак., 23.08.2023 09:37)
- Забыл сказать. Если есть сомнения, то вот этот сайт, если выбрать
там в выпадающем списке "Python script that generates the
coefficients" даст тебе пруф что изложенная выше общая примтивная
идея фильтрации рабочая. Питон код там примитивный, но видно что он
делает. Желаю удачи! RxTx(1 знак., 23.08.2023 01:31, ссылка)
- Вот такой "аналог RC" чем плох? SciFi(190 знак., 22.08.2023 23:20)
- Вот коэффициентом и меняется. А ещё они хорошо каскадируются. - Kpoк(22.08.2023 22:21)
- Хабр. Серия статей про платы Tang Primer 20K на Gowin GW2A-LV18.
Сборка проектов под Linux Evgeny_CD(2 знак., 19.07.2023 02:01, pld, ссылка, ссылка)
- [CVC Verilog Compiler] is a full IEEE 1364 2005 compliant Verilog
Hardware Description Language (HDL) simulator that compilesVerilog
to native X86_64 machine instructions which are executed as a
simple native Linux binary. CVC is as least as fast as any
commercial full 1364 2005 simulator. Evgeny_CD(46 знак., 01.06.2023 17:35, pld, ссылка, ссылка, полностью)