|
||||
Программируемая логика и ЦОС | ||||
|
|
||||
Программируемая логика и ЦОС | ||||
| Новая тема Правила Регистрация | Поиск »» Архив |
 Левенгук |
|
ISL81601 и ISL81401 - двунаправленные синхронные buck-boost контроллеры для промышленных приложений с батарейным питанием Renesas Electronic анонсировал новое семейство понижающе-повышающих преобразователей, работающих по схеме с четырьмя ключами. 23 Oct 09:00 Особенности управления медицинскими лазерами. Часть 4. Система управления лазером Несмотря на то, что лазеры уже более 50 лет с успехом применяются в хирургии, стоматологии, офтальмологии и других отраслях медицины, их практическое применение до сих пор сопряжено с рядом трудностей. В данном цикле статей на основе реального проекта описаны основные проблемы управления лазером, с которыми столкнулись специалисты … 22 Oct 18:00 Снятие с производства некоторых модулей GSM/GPRS Компания Telit объявляет о завершении производства GSM/GPRS модулей GL865-DUAL, GL868-DUAL и GL865-QUAD, выполненных на устаревшей платформе (V2) читать далее 22 Oct 13:00 Новая 12-дюймовая фабрика с 25-нанометровой технологией Winbond Electronics Компания Winbond Electronics приступила к строительству новой фабрики Kaohsiung Fab в научном парке Гаосюн Южного Тайваня. Ожидается, что открытие новой 12-дюймовой фабрики положительно скажется на удовлетворении растущего спроса заказчиков на микросхемы памяти. 22 Oct 11:00 Устройства Versal на платформе ACAP от Xilinx 2 октября 2018 года на Форуме Разработчиков Xilinx (XDF) компания анонсировала новую революционную платформу ACAP (Адаптивная Платформа Ускорения Вычислений, на этапе разработки – Everest Project), а так же семейство кристаллов, изготовленных на новой платформе под названием Versal. Устройства изготавливаются на тайваньской фабрик … 22 Oct 10:00 Bible helps researchers perfect translation algorithms In search of inspiration for improving computer-based text translators, researchers at Dartmouth College turned to the Bible for guidance. The result is an algorithm trained on various versions of the sacred texts that can convert written works into different styles for different audiences. 24 Oct 02:00 France’s Leti and Taiwan’s NARLabs to collaborate on R&D projects In a new collaboration to facilitate a scientific and technological exchange between France and Taiwan, Grenoble-based Leti (a micro/nanotechnology research institute of France’s CEA Tech) and Taiwan’s National Applied Research Laboratories (NARLabs) - a non-profit research institute established in 2003 under the guidance of Taiwan … 23 Oct 21:00 Malaysia team is focused on a digital smell future The very idea of "multisensory" communication is provocative enough, but gets all the more interesting in the context of our digital futures. Can you not only view and hear the scene but smell it too? 23 Oct 20:00 Optimizing winglets for minimum drag, more efficient flight Although, winglets have been around since the mid-1970s, there is still a wide variety of shapes, sizes, and angles. 23 Oct 20:00 Redirect2Own: A new approach to protect the intellectual property of user-uploaded content Every day, millions of users upload content on social media media platforms, including text, pictures and videos. While the creators of this content typically retain intellectual property (IP) rights once it is shared online, they often grant services hosting the content a broad license to use it, possibly in undesirable ways. 23 Oct 16:00 Cree announces changes to board of directors Cree Inc of Durham, NC, USA (which makes lighting-class LEDs, LED lighting and power semiconductors) has announced changes to its board of directors (effective following its 2018 annual meeting of shareholders)... 23 Oct 14:00 Micro-LED display market to grow at CAGR of 115% from $250m in 2018 to over $14bn in 2024 The micro-LED display market will surpass $250m in 2018, and shipments will grow at a compound annual growth rate (CAGR) of over 115% to more than $14bn in 2024, forecasts a report by Global Market Insights Inc... 23 Oct 10:00 |
А чем с загрузочной флешки для Циклона 3 прочитать содержимое? Не выпаивая ее. Разъем житаговский присутствует. - POV_(pld • 
11.05.2018 10:49, полностью)
JTAG Indirect (jic) - Ваше все! Ищите по волшебным словам Serial Flash Loader. - Stewart Little(11.05.2018 12:12)
Статьи про этот самый лоадер нашел. Но там везде про заливку прошивки описывается. А оно и обратно могёт? - POV_(11.05.2018 12:13)
Могет. - Stewart Little(11.05.2018 12:13)Сравнение [CPLD Lattice ispMACH 4000ZE, Intel MAX V, Microchip ATF15xx] - очень полезных компонентов для микросетей. (+)- Evgeny_CD(4507 байт, pld • 05.05.2018 01:14 - 05.05.2018 01:18, файл(ы), полностью)
ispMACH 4000V 3.3V питание, 5V tolerant I/O. Тоже интересно для малого числа макроячеек. Очень много вариантов на складе Digikey, даже удивительно! Для отладочно-поделочных целей все интересно. (+)- Evgeny_CD(1102 байт, 07.05.2018 22:08, файл(ы))
С этой раньше работал, она вообще была 5-вольтовка, потом переделали на 3.3В - Make_Pic(10.05.2018 12:32)
Сравнение [Xilinx Spartan-7 <-> Lattice ECP3] -40°C ~ 100°C BGA 1.0 с упором на старшие варианты в каждом подсемействе. Лидера выделить очень непросто! (+)- Evgeny_CD(3940 байт, pld • 08.05.2018 23:27, полностью)
Cyclone 10 LP, Intel/Altera MAX 10, Microsemi IGLOO2 -> В таком же стиле - Evgeny_CD(08.05.2018 23:29, ссылка)
Состыковать асинхронный и синхронные интерфейсы SRAM (+)- Dingo(99 байт, pld • 03.05.2018 12:02, файл(ы), полностью)
если состыковать это засинхронизировать асинхронщину то так: (+)- 0men(203 байт, 03.05.2018 14:45)Что-то стрёмное нарисовано. Я так понимаю - нужно захватить стабильное состояние медленного сигнала и потом быстро передать его дальше? - max(03.05.2018 14:36)
Да, и фиксировать один раз; на один запрос асинхронного чтения формировать 1 операцию(такт) запроса синхронного чтения. - Dingo(03.05.2018 17:14)
формирование строба длительностью один такт: (+)- 0men(411 байт, 03.05.2018 17:18)
А можно попросить расшифровать? А то я на VHDL из текстовых, в Verilog пока не могу. (+)- Dingo(129 байт, 03.05.2018 17:49)
Mahagam все правильно описал, чуть подробнее про: (+)- 0men(334 байт, 03.05.2018 18:29 - 03.05.2018 18:33)
Ещё просьба: могут ли рекомендовать уважаемые доны книгу для старта Verilog? VHDL стартанул с Бибило. - Dingo(05.05.2018 07:49)
Verilog Golden reference guide - справочник. (+)- evgeniy1294(149 байт, 05.05.2018 15:35)
А что, этот справочник написан настолько хорошо, что по нему можно освоить язык? Мой опыт горит, что справочники полезны для освоивших язык, но не для изучения. Имхо, это как Си/Си++ по описанию стандарта учить. - Dingo(07.05.2018 06:57)
Я учу по исходникам контор типа xilinx или ettus. И советы опытных коллег, конечно. (+)- evgeniy1294(46 байт, 07.05.2018 10:53)
Забрал, попытаюсь. 2 Mahagam: VHDL умею на начальном. - Dingo(07.05.2018 12:19)
Я ещё выложил Verilog HDL Synthesis. A practical primer. (+)- evgeniy1294(15 байт, 07.05.2018 12:30)Спасибо! - Dingo(04.05.2018 06:46)[Xilinx Spartan-7] Сводный системный топик. (+)- Evgeny_CD(171 байт, pld • 05.05.2018 02:20, полностью)
XC7S15-2FTGB196I -> XC7S15-1FTGB196I --> (+)- Evgeny_CD(244 байт, 05.05.2018 02:36, ссылка, ссылка)На DigiKey появились цены на старшие чипы. Пока только цены, их даже в базу криво занесли. + обновления по XC7S50 (+)- Evgeny_CD(397 байт, 05.05.2018 02:33)Удивительное рядом. LAMXO256C-3TN100E -40°C ~ 125°C 100-LQFP 78 IO 128 макроячеек 256 LE 100 - $1.83 Самая дешевая для такого диапазона и такой емкости, популярная, много где лежащая CPLD. Весьма быстрая. Серия древняя, а вот такой (+)- Evgeny_CD(24 байт, pld • 21.04.2018 03:08, полностью)
Совершенно точно, что это CPLD|FPGA c одним питанием! Идеальный чип для микросетей! (+)- Evgeny_CD(550 байт, 03.05.2018 22:46)Вот чего нашел в залежах. :-) У кого-нибудь было такое чудо? Мой приятель начинал у нас в СКБ, потом уехал в Тарусу. (+)- Лагунов(pld • 28.04.2018 11:21, файл(ы), полностью)
Был, именно крот! - michas444444(28.04.2018 12:03)
а еще у меня где-то завален КРОТ/РФ. - Лагунов(28.04.2018 12:53)Заводской номер впечатляет. - ASDFS(28.04.2018 11:31)
реально это 22-й. :-) - Лагунов(28.04.2018 12:52)Древний список софткоров всяких разных -> - Evgeny_CD(pld • 27.04.2018 02:01, ссылка, полностью)
[GHDL] is an open-source simulator for the VHDL language -> - Evgeny_CD(pld • 27.04.2018 02:29, ссылка)Древняя ATF15xx В качестве ликбеза: нет у MAX V микросхем "на 64 макроячейки". И вообще, у MAX V макроячеек нет :) Архитектура у них - классическая FPGA'шная, основу которой составляют логические элементы, состоящие из 4-входовой LUT и триггера. Потому при (+)- Stewart Little(920 байт, 25.04.2018 15:52)
Вот только в чем прошивку для него разрабатывать и чем шить - это вопрос.... - Evgeny_CD(21.04.2018 03:22)
Есть атмеловский ProChip Designer, но это полный отстой. Самый правильный вариант в данном случае - проектировать в квартусе для MAX3000A, а затем конвертировать альтеровский pof в атмеловский jed. (+)- Stewart Little(73 байт, 21.04.2018 16:03)
А современные квартусы MAX3000A поддерживают? - Evgeny_CD(23.04.2018 19:48)
Q13 поддерживает. Современные нет. - Хаос(23.04.2018 20:27)
Ксения! А у Вас в анналах Квартус Q13 имеется? - Evgeny_CD(23.04.2018 20:46)
Всё есть на сайте Альтеры: (+)- Хаос(93 байт, 23.04.2018 20:50)
Спасибо! - Evgeny_CD(23.04.2018 20:54)Спасибо! ispMACH4000V интересны только на 32 и 64 ячейки, дальше у них сильно растет стоимость. LC4064V-10TN44I 25 - $2.6916 чуток дороже MAX V, но одно питание. - Evgeny_CD(23.04.2018 19:47)Говорят скоро Intel ерасе сделает многим простым Алтеровским чипам куда мир катится..... - PeterD(21.04.2018 20:16)
MAX3000 этот самый ерейс уже сделали. - Stewart Little(23.04.2018 14:49)
Пардон, а что такое этот ерейс? - POV_(23.04.2018 15:01)
Обрезание. Под корень. - mse homjak(23.04.2018 18:25)Wincupl когда-то был в качестве среды разработки - Meteor_(21.04.2018 14:21)Intel напомнила о FPGA Stratix 10 -> Евал борда на чипах 2.8М LE --> Кстати, не сказать, что смертельно дорого (для этого класса плат :) ) (+)- Evgeny_CD(pld • 23.04.2018 17:36 - 23.04.2018 17:52, файл(ы), ссылка, ссылка)Вопрос - в современном мире при проектировании мелких CPLD MAX V имеет ли смысл AHDL? Или можно заставить из Verilog|VHDL синтезировать эффективно? - Evgeny_CD(pld • 11.04.2018 23:57, полностью)
Начинал, давным-давно, с AHDL, но уже даже не вспомню как выглядят конструкции. Сейчас использую VHDL, насчет эффективности - лишних элементов не обнаруживал. - Meteor(12.04.2018 00:17)
Понял, спасибо! - Evgeny_CD(12.04.2018 00:34)на всех языках можно хоть ручками LE назначать. ahdl походу, имел только смысл привязать разработчика к альтере. - Mahagam(12.04.2018 00:15)
Abel вязал к Lattice ;) - Make_Pic(15.04.2018 14:17)Помню даже футболки рассылали с надписью "I know AHDL" - Yft(12.04.2018 13:45)Помнится в далекие времена в MAX+II (была такая штука до квартуса) графическим пользовался патамушта там была возможность принудительного назначения логики не на LE, а на выходные триггеры. В ahdl, этого сделать было нельзя. В vhdl и подавно. - Codavr(12.04.2018 00:25 - 12.04.2018 00:32)
в альтере в отдельном файле можно привязать любой сигнал на конкретный триггер и возле выхода и внутри. - nikoro(16.04.2018 13:40)
В ahdl можно было? Я специально искал эту фишку когда хотел один из своих первых проектов перегнать из графического представления, но так и не нашел. - Codavr(16.04.2018 13:47)
не в ahdl, а в отдельном файле привязанном к проекту - nikoro(16.04.2018 14:56)не скажу за альтеру, но у хилых внутри слайса можно отдельно достучаться до ЛУТа, цепи переноса, и мультиплекосров на выходе, ну и до триггеров, конечно, тоже. поскольку всё имеет свои имена. причём констрейнами это можно и жёстко закрепить. но (+)- Mahagam(70 байт, 12.04.2018 12:50)
Возможно и у Альтеры теперь есть. За 18 лет с описываемых событий могли добавить эту возможность :) - Codavr(12.04.2018 16:09)Понял, спасибо! - Evgeny_CD(12.04.2018 00:21)Полчаса назад с PIC24 разбирался и уже на CPLD перепрыгнул, а еще через 4 минуты опять PIC. Ты просто многостаночник широкого профиля. (+)- Codavr(12.04.2018 00:11, картинка)
А ты не заметил, что в теме про PIC24 и EPMP CPLD отведена ключевая роль? Вот отсюда этот пост и вышел. Как в CPLD 32 макроячейки за $1.2 впихнуть логику. - Evgeny_CD(12.04.2018 00:16)
Ну тады ой :) - Codavr(12.04.2018 00:20)Коллеги, здравствуйте! (+)- Meteor(210 байт, pld • 07.04.2018 12:49, полностью)
MAX2 Handbook, Chapter 8: Using MAX II Devices in Multi-Voltage Systems, page 125: (+)- Хаос(218 байт, 07.04.2018 13:33)
Берем пункт 2, EPM1270 питание портов B1 и B2 от 2,5В; питание B3 и B4 от 3,3В. Есть выбор запитки ядра либо от 2,5В, либо от 3,3В. Включаю питание от 2,5В. (+)- Meteor(406 байт, 07.04.2018 13:48)
Скорей всего, это эффект защелкивания (latch-up), ЕМНИП. (+)- Хаос(984 байт, 07.04.2018 14:02)Обычно ядро и банки разделены по питаниям. В смысле, ядро надо питать ядерным напряжением, а порты, чем попало. - mse homjak(07.04.2018 13:28)Ищу полную версию QEDesign 1000 или 2000 или лекарство для нее. Программа для проектирования цифровых фильтров от Momentim Data Systems - Spinnaker(pld • 22.03.2018 22:12, полностью)
См. в Upload - AlexG(23.03.2018 06:20)
Нашел еще QED2000 v6.3.4. Скинул в Upload - Spinnaker(23.03.2018 11:39)
Спасибо! - Shatun_(23.03.2018 16:06)А кто-нибудь пользовался генерацией БИХ фильтров в QED2000 ? мне так и не удалось выбрать правильную форму (либо он с баггой генерит коэффициенты, регулярное возбуждение и всё тут, тогда как в QED1000 генерится нормально). - sav6622(23.03.2018 12:33)
С помощью QED2000 рассчитал 6 полосовых фильтров с БИХ 6 и 8 порядков. Реализовал в транспонированной форме 2. В железе все работает. - Spinnaker(28.03.2018 20:52)
Понял, надо будет вернуться перепробовать... - sav6622(28.03.2018 21:38)Спасибо! - Shatun_(23.03.2018 11:15)Спасибо! - Spinnaker(23.03.2018 09:27)Преобразование генератора M-последовательности из формы Фибоначчи в форму Галуа. Может кому-нибудь пригодится. (+)- GF6(2597 байт, pld • 15.03.2018 10:47 - 21.03.2018 10:42)
|
Главная |
Карта сайта |
О проекте |
Проекты |
Файлообменник |
Регистрация |
Вебмастер |
RSS
Лето 7527 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXVIII |
